基于FPGA的高速數(shù)據(jù)處理技術(shù)研究與實現(xiàn).pdf

1、傳統(tǒng)的數(shù)字示波器中數(shù)據(jù)處理一般都由軟件完成，運算速度慢，會導(dǎo)致示波器的波形更新率降低。近年來隨著可編程邏輯器件的快速發(fā)展，具有高度并行處理能力的FPGA器件在速度、靈活性等方面的優(yōu)勢逐漸顯示出來，越來越多的數(shù)據(jù)處理被應(yīng)用到FPGA中實現(xiàn)。本文作為數(shù)字熒光示波器項目的后續(xù)研發(fā)工作，以FPGA器件為實現(xiàn)平臺，研究和實現(xiàn)了FIR數(shù)字濾波器、FFT運算器和插值運算器。
　　本文首先簡單概述了數(shù)字信號處理算法、FPGA器件的工作原理以及典型

2、的FPGA開發(fā)流程。接著本文重點研究了FIR數(shù)字濾波器、高速FFT運算器和插值運算器在FPGA平臺上的實現(xiàn)。
　　基于實現(xiàn)復(fù)雜度和芯片資源的限制，本文選擇分布式DA算法設(shè)計FIR數(shù)字濾波器。本文對分布式DA算法的并行和串行這兩種結(jié)構(gòu)在占用資源和速度上進行了對比和分析，最后將本文設(shè)計的FIR濾波器和MATLAB濾波函數(shù)的濾波效果進行比較，驗證了本文設(shè)計的FIR數(shù)字濾波器符合設(shè)計需求。
　　考慮到實時性的要求以及FPGA芯片資源

3、的限制，本文選擇了級聯(lián)流水線結(jié)構(gòu)來實現(xiàn)一個基2的1024點FFT運算器。文中從資源利用率和運行時間上對高速FFT運算器的綜合報告和實現(xiàn)效果進行了分析，驗證了本文設(shè)計的高速FFT運算器具有一定的應(yīng)用價值。
　　基于系統(tǒng)吞吐量的考慮，本文選擇了多相濾波器法來實現(xiàn)插值運算器。本文采用并行結(jié)構(gòu)設(shè)計實現(xiàn)了Sinc插值運算器，內(nèi)插倍數(shù)最大可達40倍。最后根據(jù)得到的插值數(shù)據(jù)計算各個插值倍數(shù)下的相對誤差值，驗證了本文設(shè)計的插值運算器具有應(yīng)用價值，