基于FPGA的AVS編碼器中幀內(nèi)預(yù)測(cè)和環(huán)路濾波模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著信息技術(shù)和數(shù)字信號(hào)處理技術(shù)的發(fā)展,多媒體視頻壓縮技術(shù)的應(yīng)用得到了快速發(fā)展。視頻圖像壓縮技術(shù)因此得到了越來越多的重視。AVS標(biāo)準(zhǔn)是我國(guó)提出的第一個(gè)具有自主知識(shí)產(chǎn)權(quán)的音視頻編解碼標(biāo)準(zhǔn),它主要應(yīng)用于標(biāo)準(zhǔn)清晰度電視(SDTV)、高清晰度電視(HDTV)以及諸多視頻處理領(lǐng)域。與H.264/AVC相比,AVS具有諸多優(yōu)點(diǎn),比如:知識(shí)產(chǎn)權(quán)清晰、編解碼算法復(fù)雜度相對(duì)簡(jiǎn)單、視頻壓縮性能優(yōu)越等。AVS標(biāo)準(zhǔn)采取了大量的新技術(shù),包括:幀內(nèi)預(yù)測(cè)、可變塊大小的

2、運(yùn)動(dòng)補(bǔ)償、1/4像素精度插值、反整數(shù)余弦變換和上下文自適應(yīng)二進(jìn)制算術(shù)編碼等。AVS標(biāo)準(zhǔn)是一套由系統(tǒng)、視頻、音頻、媒體版權(quán)管理等構(gòu)成的的完整標(biāo)準(zhǔn)體系,能提供全面的音視頻編解碼解決方案。
　　 本課題是基于FPGA的AVS編碼器中幀內(nèi)預(yù)測(cè)和環(huán)路濾波模塊的設(shè)計(jì)與實(shí)現(xiàn)。采用的硬件平臺(tái)是Xilinx公司的Virtex-5系列XC5VFXl00T FPGA。首先簡(jiǎn)要介紹了AVS標(biāo)準(zhǔn)和FPGA的基本知識(shí),之后著重討論、設(shè)計(jì)了AVS標(biāo)準(zhǔn)中幀內(nèi)預(yù)

3、測(cè)和環(huán)路濾波算法及其硬件實(shí)現(xiàn)方法。并對(duì)該設(shè)計(jì)進(jìn)行了仿真驗(yàn)證,最終在FPGA上實(shí)現(xiàn)其功能。
　　 本文首先對(duì)AVS幀內(nèi)預(yù)測(cè)算法進(jìn)行了優(yōu)化設(shè)計(jì),針對(duì)亮度預(yù)測(cè)部分提出了一種快速有效的幀內(nèi)預(yù)測(cè)模式快速選擇算法,并對(duì)快速算法進(jìn)行了進(jìn)一步簡(jiǎn)化,去除了arctan()、除法等不適合FPGA硬件設(shè)計(jì)的復(fù)雜運(yùn)算。并針對(duì)改進(jìn)算法,對(duì)亮度預(yù)測(cè)模塊進(jìn)行了硬件實(shí)現(xiàn)設(shè)計(jì)。色度預(yù)測(cè)部分則采用基于流水線技術(shù)的硬件設(shè)計(jì)方法,提高了編碼效率。此外,對(duì)預(yù)測(cè)塊求取單元

4、的硬件設(shè)計(jì)也做了諸多工作與改進(jìn)。并通過仿真、驗(yàn)證及上板測(cè)試,證明了該設(shè)計(jì)的有效性、可行性及正確性。通過驗(yàn)證證明,本設(shè)計(jì)模塊占用了XC5VFXl00T FPGA中近10％的資源,工作頻率可達(dá)146MHz,滿足了實(shí)時(shí)高清編解碼的要求。
　　 在AVS環(huán)路濾波算法基礎(chǔ)上,本文提出了一個(gè)更有效的硬件實(shí)現(xiàn)結(jié)構(gòu)。對(duì)邊界濾波順序進(jìn)行了改進(jìn)優(yōu)化,采用了垂直邊界和水平邊界交叉濾波的濾波順序。在設(shè)計(jì)中增加了部分存儲(chǔ)器的使用,保存中間數(shù)據(jù),可以減少系