基于FPGA的AVS解碼器幀內(nèi)預(yù)測(cè)和環(huán)路濾波的研究與設(shè)計(jì).pdf

1、隨著信息技術(shù)和數(shù)字信號(hào)處理技術(shù)的發(fā)展，多媒體視頻壓縮技術(shù)的應(yīng)用得到了快速發(fā)展，視頻圖像壓縮技術(shù)也因此收到越來(lái)越多的重視。為擺脫對(duì)國(guó)外標(biāo)準(zhǔn)的依賴，避免H.264等國(guó)際標(biāo)準(zhǔn)高昂的專利費(fèi)用，滿足我國(guó)信息產(chǎn)業(yè)發(fā)展的需求，我國(guó)自2002年起開始組織相關(guān)企業(yè)和科研機(jī)構(gòu)制定我們自己的音視頻壓縮標(biāo)準(zhǔn)AVS。目前AVS已經(jīng)成為音視頻編碼技術(shù)的國(guó)家標(biāo)準(zhǔn)，且AVS有著高壓縮率、高壓縮質(zhì)量以及低專利費(fèi)等優(yōu)勢(shì)。論文以AVS中的幀內(nèi)預(yù)測(cè)和環(huán)路濾波模塊的FPGA設(shè)計(jì)

2、與實(shí)現(xiàn)為選題，對(duì)于推動(dòng)我國(guó)AVS數(shù)字視頻編解碼標(biāo)準(zhǔn)的應(yīng)用和產(chǎn)業(yè)發(fā)展具有重要的理論意義和實(shí)際應(yīng)用價(jià)值。
　　 本文先簡(jiǎn)要介紹了AVS標(biāo)準(zhǔn)和FPGA的基本知識(shí)，之后著重對(duì)AVS解碼器的幀內(nèi)預(yù)測(cè)模塊和環(huán)路濾波模塊的算法和結(jié)構(gòu)進(jìn)行了深入的研究和探討。對(duì)AVS幀內(nèi)預(yù)測(cè)算法進(jìn)行了優(yōu)化設(shè)計(jì)，為提高硬件資源的可重構(gòu)性，降低幀內(nèi)預(yù)測(cè)的計(jì)算復(fù)雜度，幀內(nèi)預(yù)測(cè)模塊中設(shè)計(jì)了通用運(yùn)算單元。設(shè)計(jì)中采取有效的控制邏輯，對(duì)復(fù)雜的plane模式進(jìn)行了預(yù)處理。環(huán)路濾

3、波模塊采用5級(jí)流水線架構(gòu)，用改進(jìn)的邊界濾波順序解決流水線沖突問(wèn)題，用轉(zhuǎn)置模塊實(shí)現(xiàn)邊界濾波樣本的行列轉(zhuǎn)置，采用狀態(tài)機(jī)進(jìn)行控制環(huán)路濾波器時(shí)序，可以根據(jù)水平濾波、垂直濾波、邊界強(qiáng)度的不同，自動(dòng)進(jìn)行處理，從而使得處理過(guò)程能夠?qū)崿F(xiàn)自適應(yīng)。
　　 幀內(nèi)預(yù)測(cè)模塊和環(huán)路濾波模塊采用自頂向下的設(shè)計(jì)方法，劃分了子模塊，提出了實(shí)現(xiàn)幀內(nèi)預(yù)測(cè)模塊和環(huán)路濾波模塊的硬件架構(gòu)。對(duì)以上設(shè)計(jì)，采用Verilog HDL語(yǔ)言實(shí)現(xiàn)它們的RTL級(jí)的設(shè)計(jì)，由開發(fā)環(huán)境Qua