分片式處理器體系結(jié)構(gòu)上的超塊優(yōu)化技術(shù).pdf

1、在過(guò)去的十年中，微處理器的性能以每年大約50-60％的速度提升。然而．隨著芯片制造工藝逐步接近硅原子的尺寸，微處理器學(xué)術(shù)界和工業(yè)界面臨著諸多尚待解決的問(wèn)題：比如處理器功耗快速增長(zhǎng)導(dǎo)致散熱量快速增加，芯片內(nèi)部線延遲加長(zhǎng)導(dǎo)致信號(hào)在單個(gè)時(shí)鐘周期內(nèi)所能到達(dá)的功能部件數(shù)目減少等一系列問(wèn)題，處理器性能提升的兩架馬車(chē)——時(shí)鐘頻率和IPC(Instructions Per Cycle)正在失去以往的前進(jìn)動(dòng)力。種種跡象表明傳統(tǒng)的處理器體系結(jié)構(gòu)已經(jīng)不能適應(yīng)

2、新的制造工藝的發(fā)展，各研究團(tuán)隊(duì)相繼開(kāi)發(fā)了新的處理器體系結(jié)構(gòu)來(lái)取代傳統(tǒng)的處理器體系結(jié)構(gòu)，比如分片式處理器體系結(jié)構(gòu)等。與此同時(shí)，新的分片式處理器體系結(jié)構(gòu)對(duì)編譯技術(shù)也提出了新的要求，超塊形成和優(yōu)化技術(shù)與分片式處理器體系結(jié)構(gòu)之間的無(wú)縫融合成了值得研究的領(lǐng)域。
　　 本文研究了分片式處理器體系結(jié)構(gòu)的優(yōu)點(diǎn)和潛力以及它和超塊形成和優(yōu)化技術(shù)之間的結(jié)合性，探討了分片式處理器體系結(jié)構(gòu)上指令之間的自接數(shù)據(jù)傳送問(wèn)題，提出了基于剖析信息和關(guān)鍵路徑長(zhǎng)度的軟

3、件扇出樹(shù)生成算法與基于基本塊特征的MOV指令精簡(jiǎn)啟發(fā)式算法，給出了它們的理論分析，在TRIPS編譯器和調(diào)度器上實(shí)現(xiàn)了算法并對(duì)其進(jìn)行了實(shí)驗(yàn)性能測(cè)試?；谄饰鲂畔⒑完P(guān)鍵路徑長(zhǎng)度的軟件扇出樹(shù)生成算法利用了程序剖析信息和塊的靜態(tài)特征，改進(jìn)了Huffman算法并創(chuàng)新性地把它運(yùn)用到了軟件扇出樹(shù)生成領(lǐng)域，該算法可以優(yōu)化軟件扇出樹(shù)的結(jié)構(gòu)，優(yōu)先給執(zhí)行概率高和處于關(guān)鍵路徑上的指令播送數(shù)據(jù)，因而可以提高程序塊的ILP。基于基本塊特征的MOV指令精簡(jiǎn)啟發(fā)式算法

4、利用程序基本塊的特征信息，比如依賴(lài)鏈?zhǔn)孜矊挾缺?、依?lài)鏈長(zhǎng)度以及分支指令的跳轉(zhuǎn)概率等信息來(lái)指導(dǎo)謂詞化過(guò)程，該算法可以有效地減少塊內(nèi)MOV指令數(shù)，提高塊內(nèi)有效指令比例，降低由謂詞化所帶來(lái)的執(zhí)行延遲。
　　 本文的研究表明分片式處理器體系結(jié)構(gòu)和超塊技術(shù)之間可以很好地融合，分片式處理器體系結(jié)構(gòu)可以利用超塊結(jié)構(gòu)宋暴露程序中的ILP給硬件執(zhí)行基底，塊內(nèi)指令之間的直接數(shù)據(jù)通信也可以在分片式處理器體系結(jié)構(gòu)上作為全局命名空間機(jī)制的補(bǔ)充得到應(yīng)用。塊