版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、我國目前星載計算機使用的微處理器不具備單粒子翻轉(zhuǎn)(SEU,SingleEvent Upset)的容錯能力,導(dǎo)致必須依靠系統(tǒng)級的容錯設(shè)計達(dá)到空間應(yīng)用的可靠性要求,制約了系統(tǒng)實時性能的提高,難以滿足衛(wèi)星與深空探測技術(shù)發(fā)展的需要。 論文以星載計算機的需求為背景,重點研究應(yīng)用于空間輻射環(huán)境中高性能微處理器的容錯體系結(jié)構(gòu),提出了一套完整的微處理器片上容錯設(shè)計方案,并研究其實現(xiàn)技術(shù),設(shè)計實現(xiàn)了兩款具有自主知識產(chǎn)權(quán)的能夠容忍單粒子翻轉(zhuǎn)故障的高
2、性能微處理器芯片,并流片成功。 論文取得了如下的創(chuàng)新性研究成果: 1、全面分析了SEU對微處理器危害的機理,提出了一個體系完整的微處理器片上容錯設(shè)計方案,并在LSFT32系列微處理器芯片的設(shè)計中進(jìn)行了實驗驗證。 2、提出了一種連續(xù)糾錯的流水線結(jié)構(gòu),能夠連續(xù)檢測并糾正寄存器文件中的數(shù)據(jù)錯誤,并及時更新寄存器文件。 3、提出了一種自主恢復(fù)的存儲器控制器結(jié)構(gòu),設(shè)計了具有自動回寫的存儲器控制器,數(shù)據(jù)錯誤處理完全不
3、需要處理器的干預(yù)。 4、提出了一種可控的片上故障注入機制,提供了軟件可控的故障模式,有力地支持了容錯技術(shù)的驗證。 5、利用0.5μmCMOS工藝抗輻射工藝庫和定制存儲器,研制了我國第一個輻射加固型32位RISC微處理器芯片LSFT3201(BM3801),主頻25MHz,抗輻射總劑量指標(biāo)達(dá)到300krad(Si);在LSFT3201的基礎(chǔ)上通過集成浮點處理單元,改進(jìn)流水線糾錯結(jié)構(gòu)和故障注入機制,利用0.18μm常規(guī)CMO
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于RISC體系結(jié)構(gòu)的處理器設(shè)計與RTL級實現(xiàn).pdf
- 基于32位RISC體系結(jié)構(gòu)的微處理器設(shè)計與研究.pdf
- 用于WCET靜態(tài)分析的RISC處理器體系結(jié)構(gòu)建模方法研究.pdf
- PIC微控制器中RISC處理器體系結(jié)構(gòu)研究及其簡化模型的設(shè)計.pdf
- 面向特定應(yīng)用的多核處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究.pdf
- 高可靠處理器體系結(jié)構(gòu)研究.pdf
- 分片式流處理器體系結(jié)構(gòu).pdf
- Manticore體系結(jié)構(gòu)設(shè)計——面向嵌入式系統(tǒng)的異構(gòu)多核處理器體系結(jié)構(gòu).pdf
- 面向數(shù)字信號處理應(yīng)用的RISC處理器執(zhí)行優(yōu)化.pdf
- 面向心電信號檢測的低功耗處理器體系結(jié)構(gòu)研究.pdf
- 網(wǎng)絡(luò)處理器內(nèi)核體系結(jié)構(gòu)研究.pdf
- 傳輸觸發(fā)體系結(jié)構(gòu)處理器的軟件流水.pdf
- 網(wǎng)絡(luò)處理器軟件體系結(jié)構(gòu)研究與實現(xiàn).pdf
- 網(wǎng)絡(luò)處理器并行體系結(jié)構(gòu)研究與性能改進(jìn).pdf
- 處理器微體系結(jié)構(gòu)模擬加速策略研究.pdf
- 嵌入式處理器的微體系結(jié)構(gòu)優(yōu)化.pdf
- 現(xiàn)代儀器用多微處理器系統(tǒng)體系結(jié)構(gòu)研究.pdf
- 基于網(wǎng)絡(luò)處理器的NAT-PT網(wǎng)關(guān)體系結(jié)構(gòu).pdf
- RISC-DSP處理器的結(jié)構(gòu)、微結(jié)構(gòu)設(shè)計研究.pdf
- 多核處理器體系結(jié)構(gòu)下Linux調(diào)度機制的研究.pdf
評論
0/150
提交評論