2023年全國碩士研究生考試考研英語一試題真題（含答案詳解+作文范文）_第1頁
已閱讀1頁，還剩83頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、高速高分辨率CMOS D/A轉(zhuǎn)換器是現(xiàn)代移動通信、寬帶成像雷達(dá)和現(xiàn)代無線網(wǎng)絡(luò)等系統(tǒng)的關(guān)鍵部件，具有非常重要的作用。本文基于項目-《14bit1GspsDEM D/A轉(zhuǎn)換器設(shè)計》，采用SMIC0.18um IP6M標(biāo)準(zhǔn)CMOS工藝，實現(xiàn)一個1Gsps DEM譯碼器和2Gbps LVDS接收器的設(shè)計。其中，DEM譯碼器用于項目DAC中的溫度計譯碼電路，使用標(biāo)準(zhǔn)ASIC流程來實現(xiàn)，其設(shè)計過程包括了前端的算法實現(xiàn)、邏輯綜合和后端的物理設(shè)計、時序

2、分析；LVDS接收器則用于項目DAC的數(shù)字輸入接口，采用模擬電路設(shè)計方法來實現(xiàn)，其結(jié)構(gòu)由預(yù)放大器、遲滯比較器和整形緩沖模塊組成。
　　 基于PrimeTime和Modelsim工具，對設(shè)計的DEM譯碼器進(jìn)行驗證。結(jié)果表明，該譯碼器在1GHz的時鐘頻率下性能良好，完全滿足了設(shè)計要求；基于Cadence Spectre仿真器，對設(shè)計的LVDS接收器進(jìn)行電路仿真和版圖后仿真。模擬結(jié)果表明，所實現(xiàn)的LVDS接收器符合IEEE1596.3

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論