低邏輯復(fù)雜度DEM譯碼電路一種用于高速D-A轉(zhuǎn)換器的高速流水線.pdf

1、 數(shù)模轉(zhuǎn)換器(DAC)是現(xiàn)代數(shù)字和模擬電路中用途廣泛的重要接口部件。隨著計算機、數(shù)字信號處理、通信等技術(shù)的發(fā)展，DAC 成為了提高信號處理速度和精度的關(guān)鍵。這些對 DAC 的精度和速度提出了更高的要求。在高速高精度 DAC 設(shè)計中，高速譯碼器是整個 DAC 設(shè)計的難點和瓶頸之一。
論文設(shè)計了一種用于高速高精度 DAC 的高速流水線低邏輯復(fù)雜度 DEM 譯碼電路，能有效地減少高速 DAC 中信號變換的非線性誤差。論文以 1

2、4 位 DAC 為例來說明這種譯碼方式的結(jié)構(gòu)特點。14 位輸入采用 5+5+4 的分段混合譯碼方式，其中高五位和中五位都采用新型的低邏輯復(fù)雜度的 DEM 譯碼方式，低四位采用二進制譯碼方式。
論文采用 Matlab 對 14 位 DEM DAC 進行建模和仿真，當(dāng)輸入信號頻率為121MHz，采樣頻率為 1GHz 時，無雜波動態(tài)范圍為 99.84dB，信噪比為 85.94dB，有效位數(shù)為 13.9 位，積分非線性誤差為 0.