網(wǎng)絡處理器中帶AQM功能的校驗模塊設計.pdf

1、隨著以太網(wǎng)的迅速發(fā)展，網(wǎng)絡處理器由于擁有良好的架構特性，可以為上層的應用提供可編程的環(huán)境，因此其相關技術被越來越多的進行研究。為了提供需要的QoS（Quality of Service，服務質量）保障，減少網(wǎng)絡擁塞的發(fā)生，AQM（Active Queue Management，主動隊列管理算法）越來越多的應用到各類網(wǎng)絡處理器和路由節(jié)點中。
　　基于IEEE802.3協(xié)議規(guī)定的MAC（Media Access Control，介質訪

2、問控制）層協(xié)議、TCP/IP（Transmission Control Protocol/Internet Protocol，網(wǎng)絡傳輸控制/互連協(xié)議）等，本文實現(xiàn)了帶有AQM功能的網(wǎng)絡包校驗模塊的硬件設計。首先，根據(jù)功能需求，進行整體模塊的劃分和設計，整個模塊分為接收側通路和發(fā)送側通路:接收側通路能夠通過MAC端口進行網(wǎng)絡包的接收和解析，并校驗網(wǎng)絡包的二層，三層和四層網(wǎng)絡協(xié)議的相關字段，再由AQM擁塞控制模塊處理后進入芯片內部;發(fā)送側通

3、路接收芯片內部的報文，對其進行負載的拼接后，填充三層和四層協(xié)議的相關字段，最后封裝成MAC幀發(fā)送出去。然后，構建一個UVM（Universal Verification Methodology，通用的驗證方法學）的環(huán)境，完成功能驗證和覆蓋率采集。最后，完成DC綜合和Xilinx FPGA的驗證，結果表明本文設計滿足時序要求。由結果的分析可知，功能覆蓋率為100％，在DC綜合環(huán)境下，自主設計模塊的時鐘頻率為400MHz，證明了帶AQM功能