版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著VLSI集成電路技術(shù)的快速發(fā)展,設(shè)計(jì)快速、準(zhǔn)確的GHz時(shí)鐘電路CAD工具已成為21世紀(jì)集成電路物理設(shè)計(jì)的前沿課題之一,該文圍繞著這個(gè)問題在如下方面進(jìn)行了研究:(1)基于流水線模式的GHz時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)理論,利用二極點(diǎn)模型建立了分析有耗傳輸線信號(hào)完整性的解析表達(dá)式.該表達(dá)式給出了計(jì)算信號(hào)完整性與信號(hào)源內(nèi)阻、傳輸線的分布參數(shù)及負(fù)載之間的關(guān)系.文中詳細(xì)給出了在一個(gè)給定的芯片中進(jìn)行的top-down劃分以及bottom-up的融合過程的算法.
2、該算法不僅能夠保證信號(hào)工作在GHz時(shí)鐘電路的設(shè)計(jì)能有最小的偏差,而且還將電路的布線、緩沖器的插入及其尺寸都綜合在一個(gè)優(yōu)化循環(huán)內(nèi)完成,一個(gè)高精度的模擬器完成產(chǎn)生及優(yōu)化時(shí)鐘電路的任務(wù),滿足GHz時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)的苛刻要求.(2)基于線性系統(tǒng)信號(hào)無失真?zhèn)鬏數(shù)臈l件,從信號(hào)的幅度和相位兩個(gè)方面分析.并利用二極點(diǎn)模型的理論,建立延遲和信號(hào)完整性之間的關(guān)系.并用不均勻互連線分段模型代替分布的傳輸線模型,實(shí)現(xiàn)對(duì)互連線網(wǎng)的快速評(píng)估和對(duì)時(shí)鐘樹電路動(dòng)態(tài)優(yōu)化的目的
3、.(3)對(duì)于不均勻互連線時(shí)鐘電路的分析.文中將不均勻互連線用級(jí)聯(lián)、均勻的有耗傳輸線代替,并提出用傳遞函數(shù)快速遞推算法構(gòu)造優(yōu)化時(shí)鐘電路.這樣在仿真階段可以用CAD工具對(duì)不均勻互連線進(jìn)行比較準(zhǔn)確的分析,尤其是考慮到電感的影響,在實(shí)際工藝中也能夠很容易實(shí)現(xiàn)進(jìn)行布局布線.(4)用本征模法和疊加原理建立多個(gè)導(dǎo)體互連系統(tǒng)的模型.基于所建立的模型,通過FFT變換可以得到感興趣的頻域內(nèi)互連傳輸線的時(shí)域電壓響應(yīng),從而可以精確計(jì)算多個(gè)導(dǎo)體中任意一個(gè)互連線上
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 深亞微米VLSI設(shè)計(jì)中的信號(hào)完整性問題研究.pdf
- 深亞微米VLSI及MCM總體布線中的進(jìn)化算法研究.pdf
- 深亞微米大規(guī)模高速邏輯電路時(shí)鐘策略研究.pdf
- 深亞微米集成電路時(shí)鐘線網(wǎng)的設(shè)計(jì)布線和優(yōu)化算法研究.pdf
- 深亞微米VLSI電源-地線網(wǎng)絡(luò)信號(hào)完整性主要問題的算法研究.pdf
- 深亞微米容錯(cuò)片上網(wǎng)絡(luò)跨層設(shè)計(jì).pdf
- 基于Encounter的深亞微米布局設(shè)計(jì)和布線方法研究.pdf
- 亞微米和深亞微米IC中的ESD保護(hù)結(jié)構(gòu)研究.pdf
- 基于RRNS和均衡的深亞微米VLSI中的數(shù)據(jù)保護(hù)技術(shù)研究.pdf
- 深亞微米靈敏放大器設(shè)計(jì).pdf
- 深亞微米集成電路自動(dòng)化流程設(shè)計(jì)方法研究.pdf
- 百萬門級(jí)SOC芯片深亞微米物理設(shè)計(jì)的方法.pdf
- 深亞微米FPGA互連抗軟錯(cuò)誤方法研究.pdf
- 亞微米、深亞微米CMOS集成電路靜電保護(hù)結(jié)構(gòu)設(shè)計(jì)研究.pdf
- 蟻群算法在深亞微米VLSI電路繞障礙布線問題中的應(yīng)用.pdf
- 深亞微米高速低功耗SRAM的設(shè)計(jì).pdf
- 超深亞微米工藝下基于UPF的低功耗設(shè)計(jì)方法.pdf
- 深亞微米IC物理設(shè)計(jì)的均衡優(yōu)化研究.pdf
- 基于深亞微米CMOS工藝的超高速時(shí)鐘數(shù)據(jù)恢復(fù)集成電路設(shè)計(jì).pdf
- 深亞微米CMOS高速分接器設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論