深亞微米VLSI GHz時鐘網(wǎng)絡(luò)設(shè)計方法研究.pdf

1、隨著VLSI集成電路技術(shù)的快速發(fā)展,設(shè)計快速、準確的GHz時鐘電路CAD工具已成為21世紀集成電路物理設(shè)計的前沿課題之一,該文圍繞著這個問題在如下方面進行了研究:(1)基于流水線模式的GHz時鐘網(wǎng)絡(luò)設(shè)計理論,利用二極點模型建立了分析有耗傳輸線信號完整性的解析表達式.該表達式給出了計算信號完整性與信號源內(nèi)阻、傳輸線的分布參數(shù)及負載之間的關(guān)系.文中詳細給出了在一個給定的芯片中進行的top-down劃分以及bottom-up的融合過程的算法.

2、該算法不僅能夠保證信號工作在GHz時鐘電路的設(shè)計能有最小的偏差,而且還將電路的布線、緩沖器的插入及其尺寸都綜合在一個優(yōu)化循環(huán)內(nèi)完成,一個高精度的模擬器完成產(chǎn)生及優(yōu)化時鐘電路的任務(wù),滿足GHz時鐘網(wǎng)絡(luò)設(shè)計的苛刻要求.(2)基于線性系統(tǒng)信號無失真?zhèn)鬏數(shù)臈l件,從信號的幅度和相位兩個方面分析.并利用二極點模型的理論,建立延遲和信號完整性之間的關(guān)系.并用不均勻互連線分段模型代替分布的傳輸線模型,實現(xiàn)對互連線網(wǎng)的快速評估和對時鐘樹電路動態(tài)優(yōu)化的目的

3、.(3)對于不均勻互連線時鐘電路的分析.文中將不均勻互連線用級聯(lián)、均勻的有耗傳輸線代替,并提出用傳遞函數(shù)快速遞推算法構(gòu)造優(yōu)化時鐘電路.這樣在仿真階段可以用CAD工具對不均勻互連線進行比較準確的分析,尤其是考慮到電感的影響,在實際工藝中也能夠很容易實現(xiàn)進行布局布線.(4)用本征模法和疊加原理建立多個導(dǎo)體互連系統(tǒng)的模型.基于所建立的模型,通過FFT變換可以得到感興趣的頻域內(nèi)互連傳輸線的時域電壓響應(yīng),從而可以精確計算多個導(dǎo)體中任意一個互連線上