2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩77頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、本文介紹了一種10MHz~1GHz小步進頻率源的實現(xiàn)方案,采用DDS直接激勵PLL下變頻方案實現(xiàn)。系統(tǒng)分為兩路,一路用于產(chǎn)生2.4GHz點頻信號作為混頻器的本振端輸入信號,該信號由鎖相環(huán)芯片鎖相產(chǎn)生;另一路產(chǎn)生2.41GHz~3.4GHz步進為1Hz的掃頻信號。借助DDS產(chǎn)生步進0.01Hz,頻率范圍為24.1MHz~34MHz的掃頻信號,DDS的輸入?yún)⒖夹盘栍梢绘i相環(huán)鎖相產(chǎn)生,DDS的輸出信號作為另一鎖相環(huán)芯片的輸入?yún)⒖夹盘枺撴i相環(huán)

2、實現(xiàn)倍頻100倍,為混頻器提供RF信號。
  本文首先介紹了頻率合成技術(shù),主要包括鎖相頻率合成技術(shù)和直接數(shù)字式頻率合成技術(shù);然后分析了DDS PLL混合式頻率合成技術(shù)幾種方案的優(yōu)缺點,在此基礎(chǔ)上結(jié)合本課題指標(biāo)要求確定了實現(xiàn)方案,并對該方案做了可行性分析;接下來進行各模塊電路的設(shè)計,其中講述了各模塊電路設(shè)計的關(guān)鍵技術(shù)和各芯片內(nèi)部寄存器的配置;最后對系統(tǒng)各模塊的調(diào)試做了詳細(xì)的闡述并給出了測試結(jié)果。
  電路經(jīng)過反復(fù)調(diào)試和優(yōu)化輸出

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論