小步進(jìn)甚高頻頻率綜合器的研制.pdf

1、頻率合成器是將一個或幾個高穩(wěn)定度、高精度的參考頻率通過各種處理技術(shù)生成具有相同穩(wěn)定度和精度的大量離散頻率，它是通信系統(tǒng)的關(guān)鍵部件之一，直接關(guān)系到整機(jī)系統(tǒng)的性能。 現(xiàn)代通信與電子系統(tǒng)的發(fā)展，對頻率合成器的許多方面提出了更高的要求，使其向著集成化、程控化、數(shù)字化、小型化以及頻率范圍的寬帶化、頻率間隔的微細(xì)化、頻率轉(zhuǎn)化的高速化的方向發(fā)展。 本學(xué)位論文首先闡述了直接頻率合成器、鎖相環(huán)(PLL，Phase Locked Loop)

2、頻率合成器、直接數(shù)字式頻率合成器(DDS， Direct Digital Synthesizer)和混合式頻率合成器的基本原理，比較了它們的優(yōu)缺點及應(yīng)用范圍：接著通過鎖相環(huán)路三個基本環(huán)節(jié)的相位模型圖，得出相位反饋系統(tǒng)的環(huán)路基本微分方程，在線性化前提下，給出了環(huán)路的相位傳遞函數(shù)及誤差傳遞函數(shù)；然后通過離散傅立葉變換和傅立葉變換得到了直接數(shù)字式頻率合成器(DDS)的相位截斷雜散、背景噪聲和非線性雜散分布規(guī)律及理論計算結(jié)果，并簡要介紹了相位抖

3、動注入、數(shù)據(jù)壓縮和控制字互素法等抑制雜散的方法。 本頻率合成器步進(jìn)為1.25kHz、頻率范圍是140MHz～160MHz，用512b/s速率的數(shù)據(jù)信號對其直接調(diào)制，從而得到FSK信號輸出。通過分析可知，對于PLL的實現(xiàn)方案，在分頻比較大時將導(dǎo)致PLL的輸出相位噪聲較高，而且較難實現(xiàn)直接調(diào)頻。為了達(dá)到要求，采用了PLL和DDS相結(jié)合的頻率合成器方案，選用的芯片分別是MB1504和AD9832。針對AD9832芯片的具體參數(shù)，定量地