基于時鐘控制技術(shù)的IC低功耗設(shè)計研究.pdf

1、隨著集成電路制造技術(shù)和工藝的不斷發(fā)展進(jìn)步，芯片的運行速度和集成度不斷提高，同時電子設(shè)備對續(xù)航能力的要求也越來越高，這兩方面因素均使得集成電路的功耗問題日益突出。特別是對日益普及的移動電子設(shè)備，其基帶芯片的設(shè)計越來越看重性能、面積和功耗等多個指標(biāo)的綜合考慮。對于功耗的優(yōu)化，可以從上到下、從系統(tǒng)到模塊的進(jìn)行，并且可以和功能設(shè)計、外界條件進(jìn)行平衡。不同層次的功耗優(yōu)化都有各自的特點，其意義均在于減少集成電路的能耗，節(jié)約能源，與此同時，也可以大幅

2、度的提高集成電路的速度。以上這些因素都迫使芯片設(shè)計者們越來越多的關(guān)注于數(shù)字集成電路的低功耗設(shè)計。
　　本論文所參與的項目來自于英特爾移動通訊（西安）有限公司的時鐘控制單元組，將重點從手機(jī)基帶芯片的寄存器傳輸級實現(xiàn)低功耗優(yōu)化設(shè)計進(jìn)行論述。本文首先結(jié)合國內(nèi)外大量文獻(xiàn)資料闡述低功耗優(yōu)化技術(shù)的研究背景，分析低功耗優(yōu)化技術(shù)在數(shù)字集成電路領(lǐng)域的現(xiàn)狀與發(fā)展，并一一列出了低功耗設(shè)計的兩大方法和六個不同層次。其次，針對門控時鐘、門控電源和變頻這三種

3、技術(shù)，設(shè)計并實現(xiàn)低功耗手機(jī)基帶芯片，并通過對整個芯片結(jié)構(gòu)、功能以及面積要求的綜合分析，采用硬件控制的方法，完成了對處理器的檢測以及對供電電壓與時鐘頻率的調(diào)整，從而實現(xiàn)了對系統(tǒng)級芯片降低功耗的目的。最終用仿真工具進(jìn)行功能驗證，保證此項設(shè)計的質(zhì)量與可行性。通過對于手機(jī)通訊芯片進(jìn)行寄存器傳輸級低功耗的設(shè)計實現(xiàn)與論證，本文提出一個基于低功耗手機(jī)基帶芯片較完備的解決方案并實現(xiàn)，并且在解決同類的問題有一定的借鑒意義。
　　最后，對論文工作進(jìn)行