基于冗余抑制技術的低功耗電路研究.pdf

1、數(shù)字系統(tǒng)的功耗在迅速增加,低功耗設計正成為數(shù)字系統(tǒng)設計中的重要方面,冗余抑制技術則是一種低功耗結構邏輯設計的有效方法.論文針對主流CMOS工藝,詳細討論了冗余抑制原理以及相應的冗余抑制技術.首先對數(shù)字系統(tǒng)中冗余現(xiàn)象的普遍性進行分析,研究了實施冗余抑制功能的各種基本結構,并進行了抑制作用的時間分析與抑制效率的討論,這些均為在電路的低功耗設計中有效地應用冗余抑制技術而提供了研究基礎.其次分析部分組合邏輯電路中存在著的固有優(yōu)先權以及由此引入的

2、冗余現(xiàn)象對電路功耗特性的影響,提出了抑制冗余的低功耗數(shù)值比較器與優(yōu)先編碼器設計.為了消除時鐘信號冗余跳變,提出基于門級以及開關級的雙邊沿觸發(fā)器邏輯設計.以時鐘信號競爭冒險產(chǎn)生窄時鐘脈沖控制單閂鎖存貯器,獲得一種新穎的單閂鎖觸發(fā)器結構.為抑制時序電路中的冗余及由此而產(chǎn)生的額外能耗,重點對門控時鐘技術進行了研究.在已有門控時鐘的基礎上分別發(fā)展了門控上升邊沿以及下降邊沿觸發(fā)的觸發(fā)器門控時鐘.在此基礎上,提出了應用T型觸發(fā)器進行時序電路設計的新