一種串行低功耗的RS譯碼器設(shè)計.pdf

1、Reed-Solomon(RS)碼是一類糾錯能力很強的糾錯碼，可以糾正隨機錯誤和突發(fā)錯誤，目前已經(jīng)被廣泛地應(yīng)用在數(shù)字通信和數(shù)據(jù)存儲中。RS碼譯碼算法分為硬判決和軟判決兩種譯碼算法，RS碼的代數(shù)軟判決譯碼算法能比硬判決譯碼算法獲得更好的編碼增益。但是，RS碼的軟判決譯碼算法的復(fù)雜度較高，硬件實現(xiàn)較為困難。因此找到具有較低復(fù)雜度、易于硬件實現(xiàn)的RS軟判決譯碼算法一直是人們追求的目標(biāo)。
　　 本文首先詳細(xì)介紹了RS碼的相關(guān)理論，包括有

2、限域運算基本知識、線性分組碼、循環(huán)碼、BCH碼以及RS碼的基礎(chǔ)知識。然后分析本課題采用的新型RS碼譯碼算法-low-complexity chase(LCC)譯碼算法。在代數(shù)軟判決譯碼算法中，在保持與其他代數(shù)軟判決譯碼算法性能近似的前提下，采用重編碼、坐標(biāo)變換和一種新型的插值算法，能夠使得LCC算法具有較低的復(fù)雜度，易于硬件實現(xiàn)?；贚CC算法的硬件實現(xiàn)，目前常用的是流水線型結(jié)構(gòu)，由于譯碼器的各模塊是順序執(zhí)行的，因此模塊間要建立握手信號

3、，以實現(xiàn)流水結(jié)構(gòu)。在實現(xiàn)中，由于要適應(yīng)不同的信道對譯碼器的速度和面積要求，各子模塊的實現(xiàn)將采取并行運算結(jié)構(gòu)，并使每個模塊數(shù)目使用的時鐘周期數(shù)目相近，以提高運行速度，減小面積，提高譯碼效率。但是此結(jié)構(gòu)存在相鄰模塊間的等待時間，和較大的中間存儲，此外，功耗也較高。本次設(shè)計擬采用一種串行結(jié)構(gòu)實現(xiàn)的譯碼器，通過進行優(yōu)先插值、相似模塊的復(fù)用和模塊內(nèi)并行運算單元的調(diào)整，來減少模塊間的空閑等待時間，降低數(shù)字存儲，并采取改進后的新型校驗子運算結(jié)構(gòu)，使其

4、能夠與錯誤位置和錯誤值的計算同時進行，提升譯碼器的譯碼速度，并采取低功耗技術(shù)，合理地進行設(shè)計劃分、時序控制和RAM存儲部分的讀寫控制，降低系統(tǒng)功耗，實現(xiàn)低功耗的高效譯碼。利用Verilog HDL對電路進行建模，采用ModelSim仿真工具進行代碼的驗證仿真；并且在Linux系統(tǒng)工作環(huán)境下基于SMIC-0.18μm工藝對設(shè)計進行邏輯綜合、靜態(tài)時序分析和功耗分析，譯碼器在SMIC-0.18μm工藝下可以得到150MHz的時鐘頻率，面積為2