片上網(wǎng)絡(luò)布局后低功耗設(shè)計(jì)方法研究.pdf

1、隨著超大規(guī)模集成電路(VLSI)技術(shù)的發(fā)展，CMOS技術(shù)進(jìn)入納米級(jí)別，一個(gè)芯片上集成的組件越來(lái)越多，片上網(wǎng)絡(luò)(Network-on-Chip NoC)架構(gòu)因能解決復(fù)雜多模塊之間通信問(wèn)題而逐漸被人們作為取代傳統(tǒng)基于互聯(lián)線點(diǎn)對(duì)點(diǎn)通信架構(gòu)。但隨之也帶了一些新挑戰(zhàn)，其中功率消耗問(wèn)題是今年越來(lái)越熱的研究課題。
　　 本文研究了片上網(wǎng)絡(luò)低功耗設(shè)計(jì)方法，并且充分利用平臺(tái)設(shè)計(jì)的思想，在COSI-OCC平臺(tái)上實(shí)現(xiàn)了整個(gè)功率優(yōu)化流程，大大縮短了片上

2、網(wǎng)絡(luò)設(shè)計(jì)，綜合和驗(yàn)證的時(shí)間。
　　 片上網(wǎng)絡(luò)架構(gòu)中功率消耗主要分為兩個(gè)部分：互聯(lián)線上功耗和路由器上的功耗。本文首先在COS-OCC平臺(tái)上實(shí)現(xiàn)整個(gè)片上網(wǎng)絡(luò)設(shè)計(jì)流程，包括布圖規(guī)劃，映射，綜合三個(gè)過(guò)程，其中拓?fù)洳捎胢esh結(jié)構(gòu)。然后我們?cè)诓紙D規(guī)劃和布局設(shè)計(jì)之后，采用增量式方法對(duì)片上網(wǎng)絡(luò)關(guān)鍵路徑上的互聯(lián)線線長(zhǎng)進(jìn)行優(yōu)化，在滿足芯片性能基礎(chǔ)上對(duì)芯片上的路由器進(jìn)行合并，以此來(lái)降低片上功率消耗，同時(shí)將這兩個(gè)優(yōu)化過(guò)程集成到平臺(tái)上，迭代的對(duì)功耗進(jìn)行

3、優(yōu)化，獲得最優(yōu)的功耗優(yōu)化結(jié)果。
　　 一方面，本文充分利用COSI平臺(tái)前期布局的結(jié)果，并考慮路由器大小對(duì)芯片布局結(jié)果的影響，對(duì)整個(gè)布局采用TCG布圖表示法表示，然后提出了基于混合整數(shù)線性規(guī)劃算法的以功耗和面積為優(yōu)化目標(biāo)的低功耗優(yōu)化方法，在布局后階段對(duì)關(guān)鍵路徑上路由器位置進(jìn)行移動(dòng)調(diào)整來(lái)降低通信互聯(lián)線長(zhǎng)度，從而降低互聯(lián)線上功耗。
　　 另一方面，在滿足帶寬和時(shí)延限制的條件下，我們知道通過(guò)增加路由器的輸入輸出端口數(shù)比增加路由器