改進的O-TREE表示法在求解帶總線約束的VLSI電路BBL布局問題中的應用.pdf

1、隨著系統(tǒng)芯片(SOC)設計方法和知識產(chǎn)權(IP)模塊技術在集成電路設計中的不斷發(fā)展和應用,布圖規(guī)劃(Floorplanning)和布局日漸成為超大規(guī)模集成(VLSI)電路與系統(tǒng)物理設計的關鍵環(huán)節(jié).布圖規(guī)劃的主要目標是在滿足用戶約束條件的前提下確定芯片上模塊的最佳形狀、位置以及模塊的引線端位置,使得芯片的面積以及模塊之間的互連線總長最小.由于布圖規(guī)劃設計是芯片物理設計的第一個步驟,其結果將影響芯片的最終性能.人們一直在尋求有效的優(yōu)化算法以

2、應用于布局問題,通過正確的策略我們可以很好地解決布局問題,同時減少算法的復雜度,縮短整個實現(xiàn)的時間.本文正是在這樣的背景下,基于四川省科技廳基金項目,面對VLSI電路物理設計中的關鍵環(huán)節(jié),針對BBL模式下的帶約束布局問題,展開了一些研究工作.本文主要研究如何來求解在超大規(guī)模集成電路布局中,具有預定義坐標結群約束模塊的布局問題(簡稱PCA問題),研究途徑是采用O-TREE的編碼表示方法和模擬退火的算法.目前,存在一些成功的算法來解決PCA

3、問題.然而,它們的算法有些很復雜,有些很耗時.在這篇文章里,我們提了一種新的布局算法來解決這個問題,該算法是基于O-Tree結構,旨在減少總的運行時間且簡便.通過對MCNC的基準例子ami33和ami49上的仿真實驗表明:與參考文獻[32]中提出方法所得的結果相比,我們的新算法是可行的并且很有效.它不僅使芯片面積利用率得到改善,而且節(jié)約了一半以上的設計計算時間開銷.本文還考慮到算法是否受模塊規(guī)模大小的影響,為此我們進行了電路模塊擴張的實