已閱讀1頁，還剩72頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、該文著重討論了微處理器中功耗開銷最大的模塊-存儲器系統(tǒng)-的低功耗設計方法.首先討論了低功耗靜態(tài)隨機存儲器(SRAM)的電路級設計方法.在電流靈敏技術(shù)的基礎(chǔ)上,該文提出了一種新的電流靈敏放大器及位線延時優(yōu)化電路.接著詳細討論了存儲器系統(tǒng)中各模塊的結(jié)構(gòu)級低功耗設計方法,包括多口寄存器堆、Cache以及MMU.在TSMC 0.35um CMOS工世下,該文分別采用電壓工作方式和電流工作方式全定制實現(xiàn)了32×32bit五口寄存器堆,并對二者的速
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于微處理器應用的低功耗高性能高速緩沖存儲器（Cache）設計.pdf
- vliw密碼微處理器低功耗設計
- 16位低功耗微處理器的設計.pdf
- 低功耗微處理器監(jiān)控芯片的設計.pdf
- 32位微處理器的低功耗片上存儲系統(tǒng)設計.pdf
- 面向多核微處理器的低功耗設計及優(yōu)化.pdf
- 低功耗異步80C51微處理器設計.pdf
- 32位MIPS微處理器低功耗物理設計的研究.pdf
- 低功耗嵌入式微處理器的VLSI設計研究.pdf
- 64位RISC微處理器的低功耗設計和后端設計.pdf
- 嵌入式微處理器的低功耗實現(xiàn)研究.pdf
- 通用高性能微處理器的低功耗片上存儲系統(tǒng)研究.pdf
- 基于SEP6200微處理器的系統(tǒng)級低功耗設計與實現(xiàn).pdf
- 基于SEP6010微處理器的無線傳感器網(wǎng)絡低功耗節(jié)點設計.pdf
- 基于RISC處理器的低功耗設計與研究.pdf
- 基帶處理器芯片的低功耗設計實現(xiàn).pdf
- 高速低功耗靜態(tài)隨機存儲器設計與驗證.pdf
- 低功耗高速片上緩沖存儲器(Cache)設計.pdf
- 基于fpga的微處理器設計
- 數(shù)字信號處理器存儲器系統(tǒng)設計.pdf
評論
0/150
提交評論