低功耗嵌入式處理器設(shè)計(jì)研究.pdf

1、在近些年里，計(jì)算機(jī)處理器設(shè)計(jì)的發(fā)展是非常迅速的。其中一個(gè)明顯的特征就是，隨著工藝水平的提高，處理器的規(guī)模越來(lái)越大，性能越來(lái)越高，但同時(shí)功耗也明顯增加，特別是隨著移動(dòng)設(shè)備的廣泛應(yīng)用，處理器的功耗問(wèn)題已經(jīng)成為了制約新一代處理器發(fā)展的最嚴(yán)重問(wèn)題，因此處理器的低功耗設(shè)計(jì)在最近幾年里得到了學(xué)術(shù)界和工業(yè)界的關(guān)注?！　”疚尼槍?duì)處理器的微結(jié)構(gòu)設(shè)計(jì)，深入地研究了嵌入式處理器的低功耗設(shè)計(jì)方法，在處理器不同層面功耗評(píng)估方法上，在微結(jié)構(gòu)級(jí)功耗指導(dǎo)下的結(jié)構(gòu)設(shè)計(jì)上

2、，在有效降低處理器關(guān)鍵部件的動(dòng)態(tài)功耗上，在深亞微米下降低組合電路和時(shí)序電路的靜態(tài)功耗上，以及在并行多核嵌入式處理器結(jié)構(gòu)設(shè)計(jì)上都做了扎實(shí)的研究，并提出了一系列創(chuàng)新方法。本文的主要貢獻(xiàn)如下： 1.為了便于開(kāi)展各個(gè)層面的功耗研究工作，本文從理論和實(shí)驗(yàn)兩方面對(duì)比分析了處理器設(shè)計(jì)的不同層面上功耗評(píng)估的方法： 2.針對(duì)嵌入式處理器結(jié)構(gòu)，從功耗和性能兩方面研究了轉(zhuǎn)移預(yù)測(cè)機(jī)制，并提出了嵌入式處理器轉(zhuǎn)移預(yù)測(cè)器的優(yōu)選方案，也為考慮功耗因素后

3、的嵌入式處理器結(jié)構(gòu)設(shè)計(jì)提供了研究范例； 3.為處理器的一個(gè)關(guān)鍵部件－－TLB部件，提出了一套低功耗、低面積的設(shè)計(jì)方案。經(jīng)過(guò)深入的量化分析，在保證性能和延遲基本不受影響的情況下，有效降低了設(shè)計(jì)的功耗和面積，效果非常明顯； 4.隨著芯片制造工藝的提高，電路的漏電功耗問(wèn)題越來(lái)越嚴(yán)重，本文深入研究了降低漏電功耗的輸入向量控制技術(shù)，建立了漏電功耗模擬器，提出了加速實(shí)現(xiàn)輸入向量控制技術(shù)的方法，并創(chuàng)造性地提出了迭代使用IVC的思想，并

4、通過(guò)實(shí)驗(yàn)證明了所提方法的有效性。 5.通過(guò)深入分析，發(fā)現(xiàn)FgC方法利用的級(jí)聯(lián)效應(yīng)，在時(shí)序器件中也同樣存在，因?yàn)橛|發(fā)器等時(shí)序器件也可以看作是由一系列門器件搭建而成的，所以本文創(chuàng)造性地把輸入向量控制思想應(yīng)用到了時(shí)序邏輯上，實(shí)驗(yàn)表明，這種方法對(duì)降低漏電功耗的效果也是十分顯著的。 6.通過(guò)對(duì)嵌入式領(lǐng)域的應(yīng)用進(jìn)行深入研究，對(duì)真實(shí)龍芯1號(hào)處理器的設(shè)計(jì)進(jìn)行全面修改，構(gòu)建了具有Harvard結(jié)構(gòu)的可配置多核嵌入式龍芯處理器。并為這種特殊

5、的結(jié)構(gòu)實(shí)現(xiàn)了特別的同步方式、加速部件接口和定制的指令。 7.將具有Harvard結(jié)構(gòu)的可配置多核嵌入式龍芯處理器應(yīng)用到了高清視頻解碼應(yīng)用中，將我國(guó)自主知識(shí)產(chǎn)權(quán)的代表著下一代編解碼標(biāo)準(zhǔn)的AVS在多核龍芯處理器上實(shí)現(xiàn)。在實(shí)現(xiàn)的過(guò)程中，建立了高清數(shù)字解碼實(shí)驗(yàn)環(huán)境，以雙核龍芯為例，探討了流級(jí)、幀級(jí)和條帶級(jí)并行，并提出了特殊的SRAM組織方式，并通過(guò)真實(shí)碼流的實(shí)驗(yàn)證明了設(shè)計(jì)具有易擴(kuò)展、低功耗和高性能等優(yōu)點(diǎn)。 本文所提出的設(shè)計(jì)思想和