基于國(guó)產(chǎn)多核處理器的容錯(cuò)冗余進(jìn)程檢測(cè)技術(shù)的研究.pdf

1、集成電路制造工藝的不斷發(fā)展使得微處理器計(jì)算的可靠性面臨著瞬時(shí)故障的嚴(yán)重威脅，尤其是在超深亞微米級(jí)別，瞬時(shí)故障發(fā)生的機(jī)率將大大增加。同時(shí)由于計(jì)算機(jī)體系結(jié)構(gòu)的快速發(fā)展，當(dāng)前的微處理器已經(jīng)進(jìn)入多核時(shí)代。因此，有必要針對(duì)多核計(jì)算平臺(tái)下的容錯(cuò)技術(shù)展開深入研究。針對(duì)微處理器的瞬時(shí)故障容錯(cuò)技術(shù)的研究，目前已經(jīng)深入到計(jì)算機(jī)體系結(jié)構(gòu)中的處理器層、操作系統(tǒng)層、編譯層和應(yīng)用程序?qū)印?br>　　本文首先對(duì)故障進(jìn)行了介紹，并從故障對(duì)應(yīng)用程序執(zhí)行正確性的角度對(duì)故障

2、進(jìn)行了分類。在對(duì)故障有了充分的認(rèn)識(shí)之后，對(duì)目前在軟硬件容錯(cuò)方面的容錯(cuò)技術(shù)進(jìn)行了充分研究，其中對(duì)硬件容錯(cuò)技術(shù)進(jìn)行了簡(jiǎn)單的介紹，對(duì)從軟件體系結(jié)構(gòu)的各個(gè)層次的角度對(duì)軟件容錯(cuò)技術(shù)進(jìn)行了詳細(xì)的研究，包括操作系統(tǒng)層、編譯層以及應(yīng)用程序?qū)印Ｔ诔浞盅芯苛烁鞣N容錯(cuò)技術(shù)之后，針對(duì)目前的國(guó)產(chǎn)多核處理器平臺(tái)，提出了一種在操作系統(tǒng)層面基于系統(tǒng)調(diào)用的進(jìn)程冗余檢測(cè)技術(shù)，并對(duì)該技術(shù)的設(shè)計(jì)原理進(jìn)行了詳細(xì)的介紹，包括其中的緩存模塊、檢測(cè)模塊、同步模塊等。
　　最后，