基于NIOSⅡ軟核的移動(dòng)機(jī)器人控制器的研究與實(shí)現(xiàn).pdf

1、在自動(dòng)控制領(lǐng)域，各種嵌入式處理器起著十分重要的作用，尤其是在高速數(shù)字控制系統(tǒng)中，作為算法實(shí)現(xiàn)的硬件基礎(chǔ)和實(shí)時(shí)性保證，微處理器正同高性能模擬器件一樣成為影響系統(tǒng)性能的關(guān)鍵因素之一。 目前FPGA技術(shù)的高速發(fā)展，已具備了在一片F(xiàn)PGA芯片中嵌入整個(gè)或大部分?jǐn)?shù)字系統(tǒng)的條件，這使得基于軟處理器核的SoPC的實(shí)現(xiàn)成為可能。本文緊跟這一趨勢(shì)，對(duì)基于SoPC的移動(dòng)機(jī)器人微控制器進(jìn)行了研究和設(shè)計(jì)工作，并取得了初步的成果。 本論文的重點(diǎn)是

2、數(shù)字PID、人工神經(jīng)網(wǎng)絡(luò)與模糊控制的FPGA實(shí)現(xiàn)方法；用于視覺(jué)移動(dòng)機(jī)器人的PWM控制器與彩色線陣CCD控制邏輯的實(shí)現(xiàn)方法；以及這些自定義部件與Avalon片內(nèi)總線的互聯(lián)方法。 首先配置了一個(gè)具有NIOSⅡ軟核處理器、存儲(chǔ)器、通用IO口、定時(shí)器和通訊接口的SoPC小系統(tǒng)，然后在此基礎(chǔ)上逐步添加各種控制算法和自定義部件，最終形成一個(gè)較為完整的片上自動(dòng)控制器。 數(shù)字PID模塊采用的是增量式PID算法，并用并行3級(jí)流水線進(jìn)行了實(shí)

3、現(xiàn)。人工神經(jīng)網(wǎng)絡(luò)模塊則是按3層前饋神經(jīng)網(wǎng)絡(luò)來(lái)設(shè)計(jì)，暫時(shí)還沒(méi)有加入權(quán)值在線學(xué)習(xí)的能力。實(shí)現(xiàn)的模糊控制模塊是雙輸入單輸出的，輸入量語(yǔ)言變量采用連續(xù)論域，輸出量語(yǔ)言變量采用離散論域。 所有的自定義算法部件均使用原理圖輸入與VerilogHDL語(yǔ)言描述相結(jié)合的方式來(lái)實(shí)現(xiàn)，總體設(shè)計(jì)采用以Avalon交換架構(gòu)為主線，自頂向下，逐步細(xì)化的方式進(jìn)行，而硬件的詳細(xì)設(shè)計(jì)則采用自底向上，先模塊后整體的方法進(jìn)行。 本論文在同一個(gè)FPGA器件中實(shí)