基于NAND flash主控制器的BCH糾錯算法設(shè)計與實現(xiàn).pdf

1、在某些工程試驗項目中，除了試驗環(huán)境惡劣外，試驗成本也極高，因此為節(jié)約試驗成本，對測試設(shè)備的可靠性要求苛刻，尤其對于試驗數(shù)據(jù)的存儲的完整性和正確性有極高要求。NAND flash以其高速、高存儲密度、抗震、耐高低溫等優(yōu)點成為此類應(yīng)用的最佳選擇。但是，由于其結(jié)構(gòu)特點與制造工藝限制，NAND flash使用中存在位錯誤現(xiàn)象。基于存儲應(yīng)用的糾錯碼技術(shù)（Error Correction Code, ECC）能夠有效解決上述數(shù)據(jù)可靠性問題。本文針對

2、專用數(shù)據(jù)存儲設(shè)備的NAND flash控制器，設(shè)計并以固件形式實現(xiàn)了一種BCH糾錯算法，對提高存儲可靠性具有現(xiàn)實意義。
　　本文首先對BCH糾錯算法進(jìn)行理論研究與系統(tǒng)層的仿真驗證，具體包括算法實現(xiàn)的環(huán)境建立（有限域概述及構(gòu)造）、線性分組碼及循環(huán)碼的特性描述、二進(jìn)制 BCH糾錯算法的參數(shù)意義及選取。隨后通過系統(tǒng)層算法的軟件實現(xiàn)進(jìn)行功能驗證，并作為固件設(shè)計、調(diào)試及優(yōu)化基礎(chǔ)。
　　在系統(tǒng)層算法驗證的基礎(chǔ)上，對BCH糾錯算法進(jìn)行了基

3、于 FPGA的固件設(shè)計，主要包括 BCH編碼器和譯碼器兩大部分。編碼器固件設(shè)計主要描述了參數(shù)選取分析過程以及32位并行編碼器設(shè)計和邏輯實現(xiàn)。譯碼器固件設(shè)計首先詳細(xì)分析有限域構(gòu)造的固件實現(xiàn)過程，即元素生成及運算法則的建立。接著按譯碼算法三大步：校正子計算、錯誤位置多項式的確定及錢氏搜索糾錯的邏輯實現(xiàn)進(jìn)行詳細(xì)分析。對固件算法的硬件驗證平臺、基于ZYNQ的算法與Flash控制器及上位機的數(shù)據(jù)交互方式進(jìn)行描述。
　　本文最后在硬件驗證平臺