基于FPGA的無相位截斷誤差DDS研究.pdf

1、近年來，應用于雷達、通信等領域的電子設備對信號頻率穩(wěn)定性和精確性的要求日益趨于嚴格，直接數(shù)字合成技術已經(jīng)成為國內(nèi)外學者研究重點和熱點。隨著現(xiàn)代科技與制造工藝的飛速提高，直接數(shù)字頻率合成技術的體系結構和性能指標都得到了不同程度的提升與優(yōu)化，但此技術產(chǎn)生的信號誤差是不能忽略的。
　　本文針對直接數(shù)字頻率合成技術DDS的結構進行了分析，重點研究了 DDS所產(chǎn)生信號的雜散，并從工作原理和理論推導等方面分析了DDS產(chǎn)生一系列雜散的原因。對傳

2、統(tǒng)DDS的相位截斷誤差、幅度量化誤差、DAC非線性的理想特性轉化誤差等方面分析。分析了常見的無相位截斷誤差DDFS與傳統(tǒng)的DDFS設計中的不同之處。提出一種有別于傳統(tǒng)方法的無相位截斷誤差DDFS方案，通過Matlab對系統(tǒng)仿真分析并結合FPGA來驗證其合理性和可行性。本文研究的主要工作內(nèi)容包括：
　　(1)對傳統(tǒng)DDFS的結構進行闡述和理論分析，從數(shù)學角度對DDFS產(chǎn)生雜散的主要原因進行分析。并對PLL的結構和鎖相原理進行了分析。

3、此后，對當前所提出消除雜散的方法，如抖動注入法、ROM表壓縮及延時疊加法等方法進行研究與分析。
　　(2)分析了一種常見的消除相位截斷誤差的方法，提出了一種新的無相位截斷DDFS結構，在不截斷低段相位字的情況下減小ROM表的存儲深度，并對由高段相位字所查找的幅度進行修正，消除相位截斷所帶來的誤差。本文用 Matlab與FPGA對此方法進行驗證，并進行功能仿真，相較于傳統(tǒng)方法，此結構能夠更有效的消除相位截斷誤差。
　　(3)分