CMOS圖像傳感器測(cè)試平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、CMOS圖像傳感器產(chǎn)業(yè)進(jìn)入快速發(fā)展期，傳感器的測(cè)試對(duì)于產(chǎn)品的研發(fā)生產(chǎn)至關(guān)重要，而國(guó)內(nèi)可借鑒的完整的測(cè)試方案極少，國(guó)外主流的圖像傳感器測(cè)試機(jī)成本又極高?；谶@種現(xiàn)狀，本文設(shè)計(jì)了一款基于FPGA與USB3.0接口的CMOS圖像傳感器測(cè)試平臺(tái)。平臺(tái)承擔(dān)了B1000和B4000兩款CMOS傳感器測(cè)試任務(wù)，且平臺(tái)可擴(kuò)展性強(qiáng)，并能以較小代價(jià)兼容更多未知類型CMOS圖像傳感器。
　　系統(tǒng)硬件為插針拼接式結(jié)構(gòu)，測(cè)試不同的傳感器時(shí)更換不同的傳感器圖

2、像采集電路與傳輸主板進(jìn)行連接。傳輸主板以FPGA作主控，采用DDR2 SDRAM作為高速緩存，采用USB3.0芯片作為數(shù)據(jù)傳輸口。兩個(gè)子板接口統(tǒng)一為B4000接口模式，B1000傳感器的傳感器驅(qū)動(dòng)時(shí)序產(chǎn)生以及數(shù)據(jù)接收是在其傳感器采集子板上進(jìn)行，然后子板主控FPGA模擬B4000接口與主板進(jìn)行通信。
　　系統(tǒng)軟件分三部分:高速傳輸主板FPGA程序，B1000子板FPGA程序和PC端程序。主板程序采用VHDL編寫，涉及PC端指令的解析

3、、高速LVDS數(shù)據(jù)接收和并行化、圖像還原、位寬變換、DDR2 SDRAM驅(qū)動(dòng)以及USB3.0芯片驅(qū)動(dòng);B1000子板采用Verilog HDL編寫，涉及芯片驅(qū)動(dòng)時(shí)序產(chǎn)生以及對(duì)B4000圖像格式與控制總線的模擬;PC端程序采用C/C++編寫，采用Cypress官方API實(shí)現(xiàn)底層通信，采用MFC類庫(kù)進(jìn)行界面開發(fā)。實(shí)現(xiàn)了圖像數(shù)據(jù)的實(shí)時(shí)接收顯示、傳感器寄存器的讀寫、圖像的導(dǎo)出和回放等功能。
　　經(jīng)測(cè)試，單獨(dú)USB3.0芯片傳輸速率為318