版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領
文檔簡介
1、CMOS圖像傳感器以其功耗低、體積小、價格便宜等特點,廣泛應用于圖像采集領域。目前,應用在 CMOS圖像傳感器的ADC中,列級 ADC與芯片級ADC相比,對ADC速度要求較低,降低了設計難度;與像素級ADC相比,提高了填充因子,從而提高了圖像傳感器的光電轉(zhuǎn)換效率,因此列級ADC得到了廣泛應用。但常用的三種列級ADC中,單斜ADC(Single-Slope ADC,SS ADC)轉(zhuǎn)換速度低、逐次逼近ADC(Successive-Appro
2、ximation ADC,SA ADC)占用芯片面積大、循環(huán)ADC(Cyclic ADC)功耗高,因此需進一步對列級ADC進行研究與設計。
本文在研究列級ADC國內(nèi)外發(fā)展現(xiàn)狀的基礎上,設計了一個兩步SA ADC,該ADC利用一個5位DAC實現(xiàn)10位精度轉(zhuǎn)換,從而將每列版圖面積減小為傳統(tǒng)SA ADC面積的1/2。接著在兩步SA ADC的基礎上,設計了一個單斜與逐次逼近結合ADC,即SS-SA ADC。該ADC利用SS ADC實現(xiàn)
3、5位粗量化,兩步SA ADC實現(xiàn)5位細量化,并采用區(qū)間交疊方式實現(xiàn)了誤差校正。SS-SA ADC與兩步SA ADC相比,在保持每列版圖面積的同時,提高了精度。
兩種ADC均采用GSMC0.18μm1P4M標準CMOS工藝進行設計。對兩步SA ADC進行了前仿真驗證、版圖設計和后仿真驗證,其有效位數(shù)為9位,每列版圖面積減小為傳統(tǒng)SA ADC版圖面積的1/2;對SS-SA ADC進行了仿真驗證,其有效位數(shù)為9.81位,每列功耗0.
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- CMOS圖像傳感器列級ADC的研究.pdf
- TDI CMOS圖像傳感器列級ADC的研究與設計.pdf
- TDI型CMOS圖像傳感器列級Cyclic ADC設計與研究.pdf
- 用于CMOS圖像傳感器的低電壓列級ADC的研究.pdf
- 應用于TDI-CMOS圖像傳感器列級Cyclic ADC的研究.pdf
- 用于TDI型CMOS圖像傳感器的12位列級ADC設計.pdf
- CMOS圖像傳感器系統(tǒng)中的列并行高速ADC的研究設計.pdf
- 用于TDI型CMOS圖像傳感器中列級ADC及讀出電路的設計.pdf
- 應用于CMOS圖像傳感器的數(shù)字雙采樣列并行ADC的研究與設計.pdf
- CMOS圖像傳感器設計.pdf
- CMOS圖像傳感器的研究與設計.pdf
- CMOS圖像傳感器系統(tǒng)設計.pdf
- CMOS圖像傳感器中低功耗流水線ADC的設計.pdf
- CMOS圖像傳感器.pdf
- 應用于細胞檢測的CMOS圖像傳感器ADC的設計.pdf
- CMOS圖像傳感器讀出電路片上集成ADC技術研究.pdf
- CMOS圖像傳感器的研究.pdf
- CMOS圖像傳感器列級電路的研究及其后端的實現(xiàn).pdf
- CMOS圖像傳感器列級全并行像素復位噪聲抑制電路的設計與測試.pdf
- 基于SAR ADC的CMOS溫度傳感器的設計.pdf
評論
0/150
提交評論