一種基于標(biāo)準(zhǔn)CMOS工藝的OTP存儲(chǔ)器研制.pdf

1、本文基于eMemory公司的邏輯工藝OTP單元，設(shè)計(jì)了一個(gè)存儲(chǔ)密度為1K′13bits的OTP存儲(chǔ)器，數(shù)據(jù)寬度為16bits，工作電壓范圍為2V到5.5V，電源電壓3V以上時(shí)讀取時(shí)間不超過100ns，編程時(shí)間不超過30μs，讀取電流不超過2mA，靜態(tài)電流典型值為1μA。
　　本文首先介紹了OTP存儲(chǔ)器的發(fā)展背景和研究進(jìn)展。然后分析了OTP存儲(chǔ)單元的工作機(jī)制，對(duì)比研究了兩種存儲(chǔ)陣列結(jié)構(gòu)，完成了內(nèi)核架構(gòu)的設(shè)計(jì)。在電路設(shè)計(jì)方面，本文詳細(xì)

2、介紹了 OTP存儲(chǔ)器各功能模塊的工作原理及設(shè)計(jì)方法，重點(diǎn)設(shè)計(jì)了電路電壓產(chǎn)生模塊，采用帶隙基準(zhǔn)電路來對(duì)電源電壓進(jìn)行校準(zhǔn)得到讀取電壓，同時(shí)完成了對(duì)各個(gè)模塊仿真與分析。接著本文根據(jù)設(shè)計(jì)原理圖完成了整體電路的版圖設(shè)計(jì)和整體電路的讀寫仿真。最后對(duì)整體設(shè)計(jì)過程中遇到的幾個(gè)重點(diǎn)問題進(jìn)行了分析和解決。
　　本課題是在0.18μm標(biāo)準(zhǔn)CMOS工藝5V器件模型上完成的設(shè)計(jì)，目前國內(nèi)較少報(bào)道。本次設(shè)計(jì)的OTP存儲(chǔ)器IP在成本和工藝復(fù)雜度等方面都具有優(yōu)勢