CAMPER：一種高效能處理器核體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實現(xiàn).pdf

1、隨著計算機(jī)軟硬件技術(shù)的不斷進(jìn)步，高性能計算領(lǐng)域迅猛發(fā)展；高性能計算領(lǐng)域的迅猛發(fā)展同時又對高性能微處理器不斷提出新的需求。實現(xiàn)未來的超高性能計算機(jī)，硬件技術(shù)、體系結(jié)構(gòu)、編程模型、算法、應(yīng)用、工具等多個環(huán)節(jié)都面臨著來自性能、功耗、可靠性等多個因素的挑戰(zhàn)。處理器核的體系結(jié)構(gòu)直接決定了處理器的性能、功耗、可靠性等特性，并且對系統(tǒng)編程模型、算法及應(yīng)用都有顯著的影響。
　　本文針對未來高性能計算所面臨的性能、功耗、可靠性等挑戰(zhàn)，研究并提出一種

2、高效能處理器核體系結(jié)構(gòu)CAMPER（ Core Architecture with Multi-thread, Power-Efficiency and Reliability）。CAMPER核基于一種精簡的EPIC（Explicit Parallel Instruction Computing）處理器體系結(jié)構(gòu)設(shè)計，并擴(kuò)展多線程和向量技術(shù)，利用先進(jìn)的低功耗設(shè)計和高可靠性技術(shù)，在原型樣片TENT中實現(xiàn)。
　　本文的主要貢獻(xiàn)和創(chuàng)新點有

3、：
　　1.設(shè)計了一種精簡的EPIC體系結(jié)構(gòu)，作為CAMPER的基準(zhǔn)結(jié)構(gòu)。提出了一種順序發(fā)射、順序執(zhí)行、順序提交、亂序完成的鎖步執(zhí)行模型（In-order issue In-order execute In-order commit Out-of-order completion Lock Step Model，簡稱I3OLSM），能有效地提高存儲級并行性。基于 I3OLSM執(zhí)行模型，通過低開銷的指令分派、非對稱的執(zhí)行部件設(shè)計、虛

4、擬多端口存儲等方法，在性能影響很小或可忽略的情況下，能進(jìn)一步精簡處理器的設(shè)計，降低芯片實現(xiàn)開銷。
　　2.提出了向量分組交叉多線程擴(kuò)展技術(shù)。設(shè)計了指令集和寄存器擴(kuò)展方案，并提出向量掩碼條件執(zhí)行模型來降低開銷；提出分組交叉多線程調(diào)度策略，將線程分為若干組，線程組內(nèi)采用交叉調(diào)度技術(shù)，線程組間采用同時調(diào)度技術(shù)，采用混合的線程調(diào)度策略提高多線程計算性能。設(shè)計了分組交叉多線程向量存儲結(jié)構(gòu)，支持標(biāo)量和向量數(shù)據(jù)的混合訪問。實現(xiàn)與分析結(jié)果表明了所

5、提工作的有效性。
　　3.提出能量均衡的微處理器設(shè)計理念，從體系結(jié)構(gòu)設(shè)計、邏輯設(shè)計、物理設(shè)計等多個層次對處理器功耗進(jìn)行了優(yōu)化，提出了軟硬件結(jié)合的處理器待命與休眠技術(shù)，通過指令集的擴(kuò)展和硬件功耗管理單元的支持，深度挖掘處理器空閑部件功耗優(yōu)化的潛力，降低動態(tài)功耗和靜態(tài)功耗；提出基于指令隊列的循環(huán)代碼檢測與執(zhí)行機(jī)制，降低功耗。同時，通過后端物理設(shè)計流程驗證了所提出技術(shù)的可實現(xiàn)性，并在物理設(shè)計過程中實現(xiàn)功耗回收，進(jìn)一步降低了處理器芯片功耗

6、。實測數(shù)據(jù)表明，提出的多層次、多階段結(jié)合的低功耗設(shè)計技術(shù)實現(xiàn)了能耗與性能的均衡，實現(xiàn)了按需耗能的設(shè)計目標(biāo)。
　　4.提出了一種基于路交叉的低開銷Cache存儲體容軟錯誤設(shè)計方法。該方法將 Cache數(shù)據(jù)以路交叉的方式分散存儲，保證了單粒子轟擊導(dǎo)致的相鄰多位錯僅發(fā)生在不同路的數(shù)據(jù)體中，從而可通過分時檢測不同路數(shù)據(jù)的方式有效地解決了深亞微米下存儲體多位錯問題，提高片上存儲可靠性。
　　CAMPER核體系結(jié)構(gòu)在原型測試樣片 TEN