面向多核體系結構的并行優(yōu)化關鍵技術研究.pdf

1、當前，多核處理器已經廣泛應用于從巨型機、桌面處理器到移動終端等各個計算領域，計算技術已經全面邁入多核和眾核時代。本文回顧了高性能微處理器的發(fā)展趨勢:工藝的影響、體系結構的影響、功耗的因素、應用的變化；提出了迎接多核處理器所帶來的挑戰(zhàn)與機遇：多核并行結構問題、訪存瓶頸問題、功耗問題、支持并行的片上互連問題、多核并行編程問題。本文以當前的多核體系結構為基礎，從軟硬件協(xié)同的角度，研究面向多核體系結構的并行優(yōu)化關鍵技術，從面向多核的線程級前瞻（

2、Thread Level Speculation，簡稱TLS）并行優(yōu)化模型、面向多核線程級并行優(yōu)化的Cache一致性協(xié)議及存儲體系結構、多核片上網絡結構、線程級和數據級并行優(yōu)化的同步數據觸發(fā)多核體系結構等方面進行了研究。論文取得的研究成果和主要創(chuàng)新點描述如下：
　　1.提出了一種面向多核輕量的線程級前瞻并行優(yōu)化模型。該輕量級模型基于數據鏈表支持線程級前瞻，包含了并行編程模式、線程前瞻并行設計、前瞻并行調優(yōu)方法、軟硬件數據鏈表實現等

3、方面。所設計的并行編程模式較以往系統(tǒng)更加簡潔，利于編譯自動化，線程前瞻并行設計能有效維持整個并行程序的正確執(zhí)行，數據鏈表的設計帶來了良好的獨立性。本文提出了固定長度寄存器向量鏈表和基于高速緩存的有序鏈表兩種硬件改進方案，硬件實現容易且高效。實驗證明，在核數較少的多核體系結構上該輕量級模型具有其他線程前瞻模型相似的良好加速效果，同時具有設計獨立、靈活等特點。
　　2.提出了一種面向多核結構線程級并行優(yōu)化的Cache一致性協(xié)議及存儲體

4、系結構。該協(xié)議有效解決了集中檢測機制帶來的訪問瓶頸問題，為各核之間線程級前瞻提供了一種分布式協(xié)同方式，為TLS在更多核心的處理器之上應用帶來了理論與驗證基礎。本文對所提出的一致性協(xié)議進行了完備性進行了證明，并進行了功能驗證和性能測試實驗。實驗結果表明在核數較少時具有和集中檢測模型相似的性能，在更多核心時具有明顯的可擴展優(yōu)勢，同時可以極大地減少重啟線程次數。在此基礎上，本文還提出了支持線程級前瞻的存儲體系結構，在二級 Cache中設置了前

5、瞻線程恢復緩沖區(qū)解決了該一致性協(xié)議在線程切換上支持不足的問題。
　　3.提出了一種多核片上網絡中線程間數據通信性能理論分析模型，以及一種面向線程間通信的可編程片上網絡結構。本文首先從宏觀角度提出了一種線程間數據通信性能理論分析模型，分析了在片上網絡中高優(yōu)先級多播報文的通信性能特點與對其它種類報文的影響。本文的方法基于隨機網絡演算理論，推導得出多播報文在傳播過程中的中間路由的緩存上界以及端到端的延遲上界，該模型為片上網絡中數據通信的

6、性能分析提供了切合實際的理論基礎。隨后，為了支持不同優(yōu)先級報文，根據軟件定義網絡的思想，作者首次提出了一種多核體系結構中軟件定義的片上網絡結構，該結構將網絡控制層和數據轉發(fā)層分離開來。使用者可以靈活地對片上網絡進行編程，根據線程間通信的需求對網絡進行配置，從而提高片上網絡性能。
　　4.提出了一種高效線程級和數據級并行的同步數據觸發(fā)多核體系結構。該多核體系結構基于傳輸觸發(fā)結構，結合同步數據觸發(fā)思想，具有線程級前瞻執(zhí)行原理、線程級前

7、瞻 Cache一致性及存儲體系結構，各核之間采用面向線程間通信的可編程片上網絡，處理單元內依據本文提出的編譯優(yōu)化策略充分挖掘數據級并行，計算內核可以根據應用而優(yōu)化配置。然后，在該多核體系結構上實驗 H.264一系列接口程序，得到了較好的線程級、數據級并行優(yōu)化效果。實驗結果表明該結構是一種適用于數據密集計算的高性能多核體系結構。
　　當前多核體系結構已經逐步占據了各個計算領域，但是針對多核結構并行技術的有效性直接限制了這種體系結構的