關(guān)聯(lián)多任務(wù)MPSoC數(shù)據(jù)系統(tǒng)關(guān)鍵技術(shù)研究.pdf

1、集成電路工藝的持續(xù)發(fā)展使單顆芯片上所能集成的諸如處理器/DSP以及存儲(chǔ)器在內(nèi)的各種硬件資源的規(guī)模不斷擴(kuò)大，由此發(fā)展起來的MPSoC（Multiprocessor System-on-Chip，多處理器片上系統(tǒng)）技術(shù)使得單顆芯片所能提供的運(yùn)算處理能力大幅提升。由于MPSoC硬件資源規(guī)模龐大且復(fù)雜度高，如何將硬件資源充分地并行化成為發(fā)揮MPSoC運(yùn)算處理能力的關(guān)鍵問題。MPSoC的并行性主要取決于多處理器核運(yùn)算單元的數(shù)據(jù)供給以及互連通路數(shù)據(jù)

2、傳輸?shù)纫幌盗袛?shù)據(jù)相關(guān)操作的執(zhí)行效率。本文將作為MPSoC并行性的關(guān)鍵因素，用以實(shí)現(xiàn)數(shù)據(jù)訪問、共享、傳輸?shù)纫幌盗胁僮魉鶎?duì)應(yīng)的軟硬件架構(gòu)概括為MPSoC的數(shù)據(jù)系統(tǒng)。
　　單個(gè)或多個(gè)任務(wù)對(duì)MPSoC數(shù)據(jù)系統(tǒng)并發(fā)訪問傳輸行為的規(guī)律性和可預(yù)測(cè)性，以及由此獲得的數(shù)據(jù)系統(tǒng)執(zhí)行效率的穩(wěn)定性與可控性是目前大部分MPSoC并行化方法和技術(shù)能夠高效地發(fā)揮作用的關(guān)鍵條件。在滿足以上條件的情況下，任務(wù)的運(yùn)算過程和數(shù)據(jù)訪問傳輸過程能夠被精密且準(zhǔn)確地排布、重疊

3、和并行化，進(jìn)而使應(yīng)用在MPSoC上的執(zhí)行效率得到顯著提升。
　　隨著低功耗、小型化、集成化等趨勢(shì)的不斷發(fā)展，由多個(gè)功能相互獨(dú)立而數(shù)據(jù)相互依賴的任務(wù)，本文稱為關(guān)聯(lián)多任務(wù)，所構(gòu)成的復(fù)雜應(yīng)用正成為MPSoC的熱點(diǎn)應(yīng)用場(chǎng)景。在這類應(yīng)用中，功能任務(wù)之間存在數(shù)據(jù)“生產(chǎn)-消費(fèi)”依賴關(guān)系，并且每個(gè)任務(wù)處理的數(shù)據(jù)量更大，數(shù)據(jù)訪問模式更加復(fù)雜和多樣化，使得關(guān)聯(lián)多任務(wù)對(duì)數(shù)據(jù)系統(tǒng)的并發(fā)訪問傳輸行為的規(guī)律性和可預(yù)測(cè)性顯著減弱，因而難以對(duì)數(shù)據(jù)的運(yùn)算和傳輸?shù)冗^

4、程進(jìn)行精確的安排，同時(shí)，數(shù)據(jù)系統(tǒng)效率的穩(wěn)定性和可控性也難以得到保障。因此，關(guān)聯(lián)多任務(wù)應(yīng)用將難以在傳統(tǒng)的MPSoC數(shù)據(jù)系統(tǒng)上得到有效地并行優(yōu)化。
　　本文對(duì)關(guān)聯(lián)多任務(wù)在MPSoC數(shù)據(jù)系統(tǒng)上的問題與現(xiàn)象進(jìn)行研究，通過實(shí)驗(yàn)證明傳統(tǒng)的基于數(shù)據(jù)系統(tǒng)效率穩(wěn)定性與可控性條件下，對(duì)目標(biāo)任務(wù)進(jìn)行直接調(diào)整的優(yōu)化方法在關(guān)聯(lián)多任務(wù)場(chǎng)景下難以繼續(xù)發(fā)揮作用。為此，本文進(jìn)一步提出并驗(yàn)證了通過對(duì)其他任務(wù)進(jìn)行調(diào)整，從而實(shí)現(xiàn)目標(biāo)任務(wù)優(yōu)化的“間接調(diào)整”方法。以任務(wù)“問

5、接調(diào)整”方法為出發(fā)點(diǎn)，提出關(guān)聯(lián)多任務(wù)場(chǎng)景下針對(duì)MPSoC并行性的數(shù)據(jù)系統(tǒng)框架設(shè)計(jì)及其所包含的主要軟硬件架構(gòu)設(shè)計(jì)方法。
　　在對(duì)數(shù)據(jù)系統(tǒng)框架設(shè)計(jì)進(jìn)行研究的過程中，本文根據(jù)“間接調(diào)整”方法的需求提出數(shù)據(jù)系統(tǒng)傳輸操作的可觀測(cè)性、可預(yù)測(cè)性以及多任務(wù)動(dòng)態(tài)調(diào)整等三個(gè)方面的主要設(shè)計(jì)目標(biāo)。針對(duì)設(shè)計(jì)目標(biāo)，本文研究并提出了由包括解耦合軟件編程模型和集總式任務(wù)調(diào)整模型等在內(nèi)的軟件架構(gòu)技術(shù)，以及包括解耦合本地存儲(chǔ)器和數(shù)據(jù)管理器硬件架構(gòu)，多處理器核問狀態(tài)通

6、路-數(shù)據(jù)通路分離的互連硬件架構(gòu)等在內(nèi)的硬件架構(gòu)技術(shù)所構(gòu)成的MPSoC數(shù)據(jù)系統(tǒng)。同時(shí)，本文還提出了用以描述關(guān)聯(lián)多任務(wù)中任務(wù)問效率影響關(guān)系，并指導(dǎo)多任務(wù)調(diào)整策略制定的關(guān)聯(lián)矩陣及其數(shù)值求解方法。通過測(cè)試用例實(shí)驗(yàn)，證明了本文數(shù)據(jù)系統(tǒng)對(duì)關(guān)聯(lián)多任務(wù)并行優(yōu)化的有效性。通過第三方處理器的對(duì)比實(shí)驗(yàn)，證明了本文提出數(shù)據(jù)系統(tǒng)相關(guān)軟件架構(gòu)技術(shù)的通用性與適用性，以及本文提出數(shù)據(jù)系統(tǒng)相關(guān)硬件架構(gòu)技術(shù)在提升優(yōu)化收斂速度以及提升應(yīng)用性能指標(biāo)的穩(wěn)定性等方面的優(yōu)勢(shì)。