AOS空間站數(shù)據(jù)系統(tǒng)關(guān)鍵技術(shù)研究.pdf

1、本文研究了AOS空間站數(shù)據(jù)系統(tǒng)關(guān)鍵技術(shù)——高速鏈路控制器、信道合路器/分路器的設(shè)計和實現(xiàn)方法，系統(tǒng)以StratixFPGA芯片為核心，采用LVDS作為高速數(shù)據(jù)傳輸?shù)慕涌跇?biāo)準(zhǔn)，將高速鏈路控制器、信道合路器/分路器集成在一片F(xiàn)PGA芯片上，為了實現(xiàn)對多路、動態(tài)、異步數(shù)據(jù)的傳輸，提高物理信道利用率，對虛擬信道進(jìn)行動態(tài)優(yōu)先機(jī)制的調(diào)度和多路復(fù)用，系統(tǒng)可以對十路(其中一路為320Mbps的高速)不同信源和碼速率的鏈路控制器數(shù)據(jù)進(jìn)行合路和分路，使多路

2、動態(tài)數(shù)據(jù)可以通過一個物理信道高效率、高質(zhì)量的傳輸，并在此基礎(chǔ)上研制了高速鏈路控制器、信道合路器/分路器的原理樣機(jī)。對樣機(jī)的實驗結(jié)果顯示，高速鏈路控制器可以完成320Mps高速數(shù)據(jù)的位流處理業(yè)務(wù)；信道合路器/分路器能對十路動態(tài)數(shù)據(jù)實現(xiàn)可靠的合路和分路，數(shù)據(jù)率達(dá)到480Mps；對高碼速率下的AOS關(guān)鍵技術(shù)進(jìn)行驗證，證明其技術(shù)設(shè)計正確，并具有工程實現(xiàn)的可行性；為AOS在空間站數(shù)據(jù)系統(tǒng)型號研制中的應(yīng)用提出了高速鏈路控制器、信道合路器/分路器的可