應(yīng)用于移動(dòng)終端的RSA加解密電路設(shè)計(jì).pdf

1、移動(dòng)終端逐漸變?yōu)橐粋€(gè)綜合信息處理平臺(tái)，其在保護(hù)用戶信息安全的重要性不言而喻，尤其是在涉及到個(gè)人隱私、商業(yè)機(jī)密以及資金安全等方面，而RSA算法是當(dāng)前公認(rèn)的最有影響力的公鑰加密算法。為了滿足移動(dòng)終端這類資源受限環(huán)境應(yīng)用中對(duì)RSA實(shí)現(xiàn)面積和性能的要求，本論文提出了應(yīng)用于移動(dòng)終端的RSA加解密電路的設(shè)計(jì)與ASIC實(shí)現(xiàn)。
　　本文深入分析并比較了RSA加解密的各種實(shí)現(xiàn)算法，在權(quán)衡實(shí)現(xiàn)面積和加解密速度后，確定了使用改進(jìn)的基2免減Montgom

2、ery模乘算法與模冪轉(zhuǎn)化成模乘的二進(jìn)制位掃描算法L-R模式相結(jié)合的加密算法來進(jìn)行RSA加密電路的設(shè)計(jì)，選擇基于MRC（混合基數(shù)轉(zhuǎn)換法）的CRT解密算法來進(jìn)行RSA解密電路的設(shè)計(jì)。在設(shè)計(jì)中，提出了AHB總線從機(jī)接口，并且使用深度為32bits，寬度為32bits的RAM來存儲(chǔ)數(shù)據(jù)；此外，提出采用對(duì)256bits數(shù)據(jù)寬度進(jìn)行4次迭代運(yùn)算的處理方式來取替?zhèn)鹘y(tǒng)的1024bits數(shù)據(jù)寬度的處理方式。
　　本文采用Verilog HDL實(shí)現(xiàn)了