X-DSP定點乘累加的設(shè)計優(yōu)化與驗證.pdf

1、數(shù)字信號處理器（Digital Signal Processors，DSP）是一種用于數(shù)字信號處理的嵌入式微處理器，被廣泛應(yīng)用在現(xiàn)代通信、圖像處理和雷達(dá)信號處理等領(lǐng)域。
　　X-DSP處理器是一款自主研制的64位DSP處理器。該DSP采用超長指令字（Very Long Instruction Word，VLIW）結(jié)構(gòu)，可以同時派發(fā)11條指令，主頻為1GHz。本文依托X-DSP的研究與開發(fā)，設(shè)計了一個64位單指令多數(shù)據(jù)流（SIMD）

2、的定點乘累加運算部件（IMAC）。該部件能夠?qū)崿F(xiàn)高速的定點加法、乘法、乘加、乘減及數(shù)據(jù)搬移等運算。本文的主要工作和創(chuàng)新點包括：
　　1、采用并行前綴加法器的KS（Kogge-Stone）樹結(jié)構(gòu)實現(xiàn)了一個32/64位SIMD的加法器。該加法器不僅支持有符號/無符號運算，而且支持飽和處理和異常處理。本文提出一種復(fù)用加法器的方法，實現(xiàn)MOV指令中的數(shù)據(jù)搬移。基于40nm工藝在Typical的工作條件下進(jìn)行綜合，該加法器的關(guān)鍵路徑為280

3、ps，單元面積為4420μm2，功耗為105uw。
　　2、基于Wallace樹形的乘法器結(jié)構(gòu)和Booth算法，實現(xiàn)了一個32/64位SIMD的乘法器。本文針對復(fù)用的乘法器結(jié)構(gòu)，由2個32x32位的乘法器和2個64x32位的乘法器改造成4個32x32乘法器來實現(xiàn)，關(guān)鍵路徑的延時減少了2.2％，面積減少了14.5%，功耗減少了21.4%。
　　3、分析X-DSP的體系結(jié)構(gòu)，完成定點乘累加部件的設(shè)計。針對定點乘累加部件的各個模塊