一種針對(duì)超標(biāo)量亂序處理器的解析模型.pdf

1、移動(dòng)智能終端的快速發(fā)展促進(jìn)了軟硬件技術(shù)的不斷革新和完善。處理器的發(fā)展從依賴于工藝進(jìn)步逐步轉(zhuǎn)變?yōu)橐蕾囉诩軜?gòu)的改良，需要準(zhǔn)確快速的模型用于分析處理器的性能。業(yè)內(nèi)研究主要針對(duì)傳統(tǒng)PC平臺(tái)，針對(duì)移動(dòng)智能終端用處理器的研究較少，精度較低。因此，本文提出一種針對(duì)ARMCortex-A15超標(biāo)量亂序處理器的解析模型。
　　本文首先對(duì)超標(biāo)量亂序處理器的工作機(jī)理進(jìn)行詳細(xì)分析，包括現(xiàn)代處理器廣泛采用的流水線、分支預(yù)測(cè)、寄存器重命名、亂序執(zhí)行、存儲(chǔ)層次

2、等關(guān)鍵技術(shù)。其次對(duì)處理器的性能進(jìn)行機(jī)理分析，以區(qū)間分析理論為基礎(chǔ)，基于缺失事件將處理器的性能分割為不同的區(qū)間，并依次對(duì)指令Cache缺失、分支預(yù)測(cè)錯(cuò)誤、L2數(shù)據(jù)Cache缺失、串行指令、結(jié)構(gòu)沖突等缺失事件的性能區(qū)間及由于缺失事件引入的性能懲罰進(jìn)行機(jī)理分析，并分析不同缺失事件之間的相互影響。然后以處理器性能機(jī)理為基礎(chǔ)獲取處理器性能解析公式，公式中部分參數(shù)可通過技術(shù)手冊(cè)或PMU獲取，而串行指令性能懲罰、分支預(yù)測(cè)錯(cuò)誤確定時(shí)間、結(jié)構(gòu)沖突性能懲罰

3、等難以求解，本文提出通過神經(jīng)網(wǎng)絡(luò)對(duì)此類參數(shù)求解的辦法。最終獲得處理器混合解析模型。
　　本文針對(duì)ARM Cortex-A15處理器，基于Gem5仿真平臺(tái)，選取地圖應(yīng)用（BaiduMap）、網(wǎng)頁瀏覽應(yīng)用(BBench)、辦公應(yīng)用(WPS)測(cè)試集對(duì)模型精度進(jìn)行驗(yàn)證，誤差分別為7.46％、5.39％、8.36％。與傳統(tǒng)機(jī)理模型相比，誤差分別降低了11.5％、31.69％、29.86％。實(shí)驗(yàn)證明解析模型誤差較小，精度較高，可用于準(zhǔn)確分析處