一種數(shù)字信號處理器內(nèi)核的設計與擴展.pdf

1、集成電路設計和制造技術(shù)的不斷發(fā)展使得數(shù)字信號處理器在通信、計算機、消費電子等領域的應用越來越廣泛。同時，數(shù)字信號處理算法不斷趨于復雜化，只依靠優(yōu)化軟件的方法已經(jīng)很難提高信號處理器在某些場合下的性能。另外，日益激烈的競爭也對數(shù)字信號處理器的靈活性和開發(fā)周期提出了更高的要求。 本文提出了一種數(shù)字信號處理器的結(jié)構(gòu)設計并進行了功能擴展。該處理器具有較高的靈活性，可以根據(jù)實際應用需求進行數(shù)據(jù)通路和指令集的擴展。論文按照自頂向下的設計方法，

2、首先給出了處理器內(nèi)核的總體結(jié)構(gòu)，在此基礎上基于可擴展的思想完成了地址產(chǎn)生單元、譯碼模塊和流水線控制單元的實現(xiàn)，同時在解決競爭的過程中驗證了這一結(jié)構(gòu)的靈活性。 在完成處理器內(nèi)核設計的基礎上，本文以快速傅利葉變換電路作為擴展單元對該數(shù)字信號處理器進行了功能擴展。之后大規(guī)模的功能驗證論證了本文提出的擴展設計的可行性以及擴展單元帶來的性能優(yōu)化效果。測試結(jié)果表明，本文設計的擴展數(shù)字信號處理器在執(zhí)行快速傅利葉變換運算方面具有很高的加速比和并