布圖規(guī)劃約束對VLSI設計性能的影響.pdf

1、隨著現(xiàn)代芯片工藝技術的飛速發(fā)展，片上系統(tǒng)（SoC: System-on-Chip）設計已成為主流，單一芯片所包含的模塊越來越多，設計呈現(xiàn)出復雜性。通過SoC的設計方法，降低了芯片的設計成本，優(yōu)化了芯片面積，大大提高了芯片的整體性能。物理設計在超大規(guī)模集成電路中起著至關重要的作用，目前的VLSI(Verylarge Scale Integration)物理設計中廣泛采用層次化的分級設計方法，一般分為劃分、布圖規(guī)劃、布局及布線等階段。布圖規(guī)

2、劃是VLSI電路物理設計中的重要的一環(huán)，尤其是在片上系統(tǒng)設計中，布圖規(guī)劃的好壞往往對布局、布線的結果甚至最終芯片的性能有很大的影響。
　　本文介紹了超大規(guī)模集成電路物理設計中各個階段的相關算法，包括劃分算法、布圖規(guī)劃表示法、布局算法以及布線算法，并且對布圖規(guī)劃約束做了簡單的介紹，其中包括對齊約束、鄰接約束、預置約束、邊界約束和聚類約束，提出了布圖規(guī)劃約束嵌入算法。通過對IBM-HB+ Benchmark嵌入布圖規(guī)劃約束，研究了布圖

3、規(guī)劃約束對VLSI物理設計中各個階段的影響。
　　前置嵌入布圖規(guī)劃約束的實驗表明，嵌入約束后芯片設計面積、布線長和空白占比有一定程度上的減少，運行時間基本維持不變。對布局階段的對比結果分析可知，嵌入約束造成了電路中半周長和算法運行時間一定程度的增加;在布線階段的對比結果分析可知，嵌入約束造成了線長和運行時間明顯的增加。后置嵌入布圖規(guī)劃約束的實驗表明，嵌入不同的約束對物理設計的布局和布線影響不同，并且嵌入約束的模塊比例不同對電路設計