基于SoPC的組合導(dǎo)航計(jì)算機(jī)研究.pdf

1、為適應(yīng)組合導(dǎo)航計(jì)算機(jī)的微型化、高性能的要求，拓寬導(dǎo)航計(jì)算機(jī)的應(yīng)用領(lǐng)域，論文進(jìn)行了基于SoPC的組合導(dǎo)航計(jì)算機(jī)系統(tǒng)研究。 論文根據(jù)組合導(dǎo)航計(jì)算機(jī)的特點(diǎn)和應(yīng)用要求，提出了基于SoPC的組合導(dǎo)航計(jì)算機(jī)系統(tǒng)方案。該方案通過軟硬件協(xié)同設(shè)計(jì)技術(shù)和IP核復(fù)用技術(shù)將組合導(dǎo)航計(jì)算機(jī)系統(tǒng)集成在一片Xilinx的Virtex-II Pro平臺級FPGA芯片上，由內(nèi)嵌在該型FPGA芯片中的PowerPC405微處理器承擔(dān)數(shù)據(jù)采集和導(dǎo)航解算，PowerP

2、C405微處理器的外圍接口采用FPGA內(nèi)部豐富的邏輯資源實(shí)現(xiàn)。系統(tǒng)設(shè)計(jì)采用層次化、模塊化系統(tǒng)設(shè)計(jì)方法。 在研究和分析了片上組合導(dǎo)航計(jì)算機(jī)所需的各個(gè)功能模塊的基礎(chǔ)上，應(yīng)用Xilinx的嵌入式系統(tǒng)集成開發(fā)套件搭建了片上系統(tǒng)的軟硬件平臺，分別設(shè)計(jì)了時(shí)鐘模塊、定時(shí)模塊、串口模塊、中斷控制模塊以及通用IO模塊等硬件功能模塊，并設(shè)計(jì)了各功能模塊的底層驅(qū)動(dòng)程序和導(dǎo)航傳感器數(shù)據(jù)采集軟件。最后，實(shí)現(xiàn)了捷聯(lián)慣性導(dǎo)航算法和組合導(dǎo)航算法的移植，并采用實(shí)