兼容DVB-S2X標準的全速率高速LDPC譯碼器設計與FPGA實現(xiàn).pdf

1、2014年，歐洲數字電視廣播組織正式發(fā)布了第二代數字電視廣播衛(wèi)星標準（Digital Video Broadcasting-Satellite Second Generation， DVB-S2）的擴展標準DVB-S2X（Digital Video Broadcasting-Satellite Second Generation Extension）。DVB-S2X比DVB-S2有著更高的頻譜效率、更大的接入速率并能夠提供更加豐富的服務

2、。因為DVB-S2中BCH+LDPC（Low Density Parity Check，低密度奇偶校驗）級聯(lián)碼性能優(yōu)越，DVB-S2X依舊采用了該前向糾錯方案，但是在DVB-S2中原有的LDPC碼基礎上增加了種類更多的LDPC碼。結合更為高階的APSK（Amplitude Phase Shift Keying，幅度相移鍵控）調制方式——最高可達256APSK，DVB-S2X中的編碼調制類型更加豐富，適合在不同的應用場景下提供最佳服務。<

3、br>　　DVB-S2X相對于DVB-S2在最高傳輸效率方面提升了50％，這就要求LDPC譯碼器支持更大的吞吐量。本文提出了一種新型結構的LDPC譯碼器，在不增加譯碼器并行度的基礎上，以較小的硬件消耗，使得吞吐量相對于原來的譯碼器提高了一倍左右，而且設計的LDPC譯碼器不僅支持DVB-S2X標準，還兼容DVB-S2、DVB-T2、DVB-C2中所有的碼長和碼率，具有一定的通用性。論文的主要工作包括：
　　首先，論文分析了DVB-S

4、2X標準中的LDPC碼以及M-APSK調制，通過對比對數域置信傳播算法、歸一化最小和算法等 LDPC譯碼算法和 APSK軟解映射算法的性能和復雜度，確定了適合DVB-S2X標準的LDPC譯碼算法——歸一化最小和算法和APSK軟解映射算法——MAX-LOG-MAP算法在實現(xiàn)復雜度和性能方面可以取得很好的折中。
　　其次，根據DVB-S2X中LDPC碼校驗矩陣的特點，重點設計并基于FPGA（Field Programmable Gat

5、e Array，現(xiàn)場可編程門陣列）實現(xiàn)了一種部分并行結構的兼容多標準的高吞吐量LDPC譯碼器，其新穎之處在于：（1）設計了一種新型的譯碼器結構，在只增加一個桶形移位模塊和部分存儲器資源的情況下，避免了校驗節(jié)點更新和變量節(jié)點更新的時間沖突，譯碼過程中一次迭代所需的時間為原結構的一半，從而使得譯碼器的吞吐量提高了一倍左右；（2）進一步的，論文通過對譯碼器中資源消耗較多的桶形移位模塊進行優(yōu)化設計，采用分級流水處理的方式，避免了該模塊成為譯碼器

6、的速度瓶頸，使得譯碼器最高綜合時鐘可達297.3 MHz，在譯碼迭代次數30次時，部分碼率最高吞吐量依然可以達到1 Gbps；（3）通過共用譯碼器的參數控制模塊，實現(xiàn)了多標準的全兼容。
　　最后，基于VHDL語言對LDPC譯碼器進行了硬件FPGA實現(xiàn)，并使用Modelsim、ISE軟件完成了代碼仿真與綜合，基于VC707已經完成的57種LDPC碼的下載測試結果表明，設計的LDPC譯碼器可以完全支持DVB-S2、DVB-T2、DVB