兼容DVB-S2X標(biāo)準(zhǔn)的全碼率BCH編譯碼器設(shè)計與FPGA實現(xiàn).pdf

1、歐洲電信標(biāo)準(zhǔn)化協(xié)會（ETSI）于2014年正式發(fā)布了歐洲數(shù)字電視衛(wèi)星廣播第二代標(biāo)準(zhǔn)的擴(kuò)展標(biāo)準(zhǔn)（Digital Video Broadcasting Satellite-2nd Generation Extension， DVB-S2X）。DVB-S2X比DVB-S2（Digital Video Broadcasting Satellite-2nd Generation）有著更高的頻譜效率、更大的接入速率并能夠提供更加豐富的服務(wù)。因為 D

2、VB-S2中BCH（Bose Chaudhuri Hocquenghem）+LDPC（Low Density Parity Check）級聯(lián)碼性能優(yōu)越，DVB-S2X依舊采用了該前向糾錯方案，但增加了更多的編碼調(diào)制方式，在編碼方面不僅增加了32400的碼長，還增加了許多新的碼率。DVB-S2X在兼容DVB-S2中21種碼率的基礎(chǔ)上又增加了31種新的BCH碼率，提高靈活性的同時也增加了編譯碼器的實現(xiàn)復(fù)雜度?？紤]到多模芯片的發(fā)展趨勢，本文設(shè)

3、計了一種兼容DVB-T2/C2/S2/S2X標(biāo)準(zhǔn)的可配置BCH編碼器與譯碼器，主要工作包括：
　　首先，論文介紹了BCH碼的理論基礎(chǔ)以及BCH碼的編譯碼原理，然后著重分析了BCH譯碼算法，包括硬判決譯碼算法和軟判決譯碼算法。硬判決譯碼算法主要研究了基于BM（Berlekamp-Massey）迭代的譯碼算法以及其改進(jìn)的迭代譯碼算法；軟判決譯碼算法主要研究了Chase譯碼算法和一種基于最不可靠位置（Least Reliability

4、Position，LRP）的軟判決譯碼算法，并在這兩種譯碼算法的基礎(chǔ)上提出了一種改進(jìn)的軟判決譯碼算法，改進(jìn)的算法在譯碼性能和實現(xiàn)復(fù)雜度取得折中，可以在只增加一個錯誤位置估計模塊的基礎(chǔ)上使譯碼性能比硬判決譯碼增加0.2~0.4dB的編碼增益。
　　其次，就我們所知，首次設(shè)計了一種可配置的BCH編碼器和譯碼器，設(shè)計兼容DVB-T2/C2/S2/S2X多標(biāo)準(zhǔn)中全部 BCH碼率，并具有以下特點：（1）設(shè)計可配置串行BCH編碼器，支持上述多

5、標(biāo)準(zhǔn)中全部BCH碼率，最高綜合時鐘可達(dá)497.07MHz；（2）設(shè)計BCH譯碼器基本運算電路——有限域乘法器，將通用乘法器分兩步進(jìn)行，加快了處理速度，并將不同有限域上的乘法器進(jìn)行重構(gòu)，節(jié)約了硬件資源；（3）采用流水方式實現(xiàn)，三個主要的計算模塊伴隨式計算、求解關(guān)鍵方程和錢搜索之間采用流水的方式進(jìn)行傳遞；（4）伴隨式計算模塊和Chien搜索模塊分別設(shè)計了串行和并行處理，并對并行伴隨式計算進(jìn)行優(yōu)化，使得8倍并行計算的硬件資源只是串行計算的兩倍

6、；（5）求解關(guān)鍵方程模塊采用SiBM迭代算法，并將每次迭代過程中的三個乘法運算分步進(jìn)行，復(fù)用乘法器，使乘法器個數(shù)降到原來的1/3，節(jié)約了硬件資源；（6）所設(shè)計譯碼器最高綜合時鐘達(dá)328.715MHz，采用可配置設(shè)計，支持全部碼率。
　　最后，基于VHDL語言對BCH編譯碼器進(jìn)行了FPGA硬件實現(xiàn)，使用Modelsim、ISE軟件完成了代碼仿真與綜合，并在Xilinx Virtex-7 XC7VX485T FPGA芯片上進(jìn)行下載測試