已閱讀1頁，還剩55頁未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、目前的磁盤由于讀寫速度發(fā)展緩慢已經(jīng)遭遇瓶頸，半導(dǎo)體存儲器的飛速發(fā)展使得其在存儲界的應(yīng)用日益廣泛，可能有取代磁盤的趨勢。而半導(dǎo)體閃存容易發(fā)生位翻轉(zhuǎn)而導(dǎo)致錯誤的特點(diǎn)使得硬糾錯碼編譯碼器的研究與設(shè)計顯得日趨實用化。BCH（Bose Chaudhuri Hocquenghem）碼由于其代數(shù)結(jié)構(gòu)算法的特性使得其容易使用線性反饋移位寄存器實現(xiàn)，并且在糾錯位比較少的情況下，其運(yùn)算速度和資源消耗均具有一定優(yōu)勢。
本文研究了BCH碼編碼以及
2、解碼算法的理論，提出了一套以byte為基本輸入單位進(jìn)行編譯碼的并行算法，在譯碼的錢氏搜根器部分采用了32位的并行算法。在以高效低面積開銷，低功耗等為目標(biāo)下提出了基于伽羅華域中復(fù)合域運(yùn)算代替通常的多項式展開乘法。并最終用Verilog HDL實現(xiàn)了整個算法，在整體結(jié)構(gòu)中采用了流水線的并行結(jié)構(gòu)，使得譯碼器可以同時譯碼兩個碼字，大大提高了譯碼器的工作效率。在計算錯誤位置方程的迭代算法模塊，本文采用了乘法器復(fù)用的設(shè)計思路，使得整個迭代算法模塊僅
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- BCH編譯碼器的設(shè)計及驗證.pdf
- NAND Flash控制器中BCH編譯碼器的設(shè)計與硬件實現(xiàn).pdf
- LDPC碼編譯碼器的設(shè)計與實現(xiàn).pdf
- 高速BCH級聯(lián)碼譯碼器的VLSI設(shè)計與實現(xiàn).pdf
- NAND Flash主控中BCH編譯碼器的研究和ASIC實現(xiàn).pdf
- 基于FPGA的多元LDPC碼編譯碼器設(shè)計與實現(xiàn).pdf
- 基于FPGA的Turbo碼編譯碼器實現(xiàn).pdf
- 高速率LDPC編譯碼器設(shè)計與實現(xiàn).pdf
- 兼容DVB-S2X標(biāo)準(zhǔn)的全碼率BCH編譯碼器設(shè)計與FPGA實現(xiàn).pdf
- 數(shù)字電視中的RS譯碼器及LDPC編譯碼器設(shè)計與硬件實現(xiàn).pdf
- 基于fpga的多元ldpc碼編譯碼器設(shè)計與實現(xiàn)
- Turbo碼編譯碼器的研究與實現(xiàn).pdf
- 基于802.11協(xié)議矩陣的ldpc編譯碼器的設(shè)計與實現(xiàn)
- DVB-T2系統(tǒng)中BCH譯碼器的設(shè)計與實現(xiàn).pdf
- 高速LDPC編譯碼器的設(shè)計與FPGA實現(xiàn).pdf
- 基于迭代系統(tǒng)的LDPC碼編譯碼器的設(shè)計與實現(xiàn).pdf
- 基于LTE系統(tǒng)Turbo碼編譯碼器的FPGA設(shè)計與實現(xiàn).pdf
- LTE系統(tǒng)Turbo編譯碼器的設(shè)計與FPGA實現(xiàn).pdf
- 基于并行結(jié)構(gòu)的10Gbps級聯(lián)碼BCH譯碼器的設(shè)計與實現(xiàn).pdf
- rs系列編譯碼器的設(shè)計與fpga實現(xiàn)
評論
0/150
提交評論