寬帶數(shù)字接收機中小數(shù)倍數(shù)實時采樣率變換算法及FPGA實現(xiàn)技術(shù)研究.pdf

1、為了滿足各種通信協(xié)議標(biāo)準(zhǔn)、處理速率以及存儲的要求，衍生了許多不同的采樣頻率。傳統(tǒng)的采樣率轉(zhuǎn)換算法雖然能夠解決整數(shù)倍以及分子分母較小情況下分?jǐn)?shù)倍數(shù)因子的采樣率轉(zhuǎn)換，但是在對寬帶信號進(jìn)行任意小數(shù)倍數(shù)因子采樣率轉(zhuǎn)換的問題上，就成為系統(tǒng)數(shù)字實現(xiàn)的瓶頸。本文將圍繞寬帶數(shù)字接收機中任意小數(shù)倍數(shù)采樣率變換算法解決方案研究與實現(xiàn)開展工作。主要工作如下:
　　首先，研究了現(xiàn)代數(shù)字處理中的兩個重要的基本概念:抽取和內(nèi)插基本原理，研究了抽取和內(nèi)插對信號

2、頻譜的影響。討論了抽取和內(nèi)插濾波器設(shè)計與實現(xiàn)以及兩者相結(jié)合的采樣率變換的應(yīng)用，并分析了多項結(jié)構(gòu)濾波器的特性。另外詳細(xì)研究了一些常用的數(shù)字濾波器，如積分梳妝濾波器和半帶濾波器，并分析了它們的適用場合。
　　其次，詳細(xì)研究了前人對小數(shù)倍數(shù)因子采樣率轉(zhuǎn)換技術(shù)的研究成果，得出采樣率可以用兩種方式實現(xiàn):一種通過D/A轉(zhuǎn)換器，把原有的數(shù)字信號轉(zhuǎn)變?yōu)槟M信號，然后重新采樣;另一種是完全在數(shù)字域?qū)崿F(xiàn)采樣率轉(zhuǎn)換。本文根據(jù)第二種方式給出了插值濾波器基

3、本方程，在此基礎(chǔ)上研究了多項式內(nèi)插濾波器的結(jié)構(gòu):Farrow結(jié)構(gòu)和轉(zhuǎn)置Farrow結(jié)構(gòu)，并對這兩種結(jié)構(gòu)進(jìn)行了仿真，比較各自的優(yōu)缺點?？紤]到單級轉(zhuǎn)換系統(tǒng)的不足，本文提出了一種改進(jìn)的實現(xiàn)方案—基于Farrow結(jié)構(gòu)的三階朗格朗日濾波器與多項結(jié)構(gòu)整數(shù)倍抽取相結(jié)合，并進(jìn)行了仿真。仿真結(jié)果表明，該種方案所需硬件資源較多，設(shè)計復(fù)雜等缺點。
　　再次，本文提出了一種高效的實時的實現(xiàn)采樣率變換算法，并在FPGA中進(jìn)行了實現(xiàn)。整個小數(shù)采樣率轉(zhuǎn)換系統(tǒng)主

4、要包括:第一級FIR濾波器、第二級FIR濾波器、串并轉(zhuǎn)換電路以及上層控制系統(tǒng)等。第一級FIR是設(shè)計核心，主要體現(xiàn)出了任意小數(shù)倍數(shù)因子特點，第二級FIR是一個半帶濾波器，采用多相結(jié)構(gòu)完成。具體開發(fā)流程是首先在Xilinx公司ISE環(huán)境中采用Verilog HDL來描述實現(xiàn)。然后運用ModelSim仿真工具進(jìn)行了行為級仿真，確保功能正確后，下載到Xilinx公司的Kintex-7 FPGA系列XC7K325T芯片上進(jìn)行系統(tǒng)驗證。
　　

5、另外，在VC上編寫了PC端的控制界面程序通過PCIe總線來快速獲取保存至DDR3中的處理數(shù)據(jù)結(jié)果，然后通過Matlab對獲得的數(shù)據(jù)進(jìn)行FFT處理，通過頻譜分析系統(tǒng)性能，并對采樣率變換系統(tǒng)進(jìn)行了時間消耗和空間消耗兩方面進(jìn)行優(yōu)化。經(jīng)過系統(tǒng)硬件測試結(jié)果表明，本文所提出的小數(shù)采樣率轉(zhuǎn)換解決方案相比基于Farrow結(jié)構(gòu)多項式內(nèi)插算法，不但實現(xiàn)簡單，抗混疊性好，所需乘法器和加法器資源少1000多個，而且能夠較好的實現(xiàn)任意小數(shù)倍數(shù)抽取，延遲降低至幾百