寬帶數(shù)字監(jiān)測(cè)接收機(jī)算法研究及硬件實(shí)現(xiàn).pdf

1、無(wú)線電頻譜監(jiān)測(cè)是無(wú)線電頻譜管理的重要手段，先進(jìn)的寬帶數(shù)字監(jiān)測(cè)接收機(jī)為無(wú)線電頻譜監(jiān)測(cè)提供了有力的保障，因此開(kāi)發(fā)基于軟件無(wú)線電的寬帶數(shù)字監(jiān)測(cè)接收機(jī)有很大的應(yīng)用前景。數(shù)字化是接收機(jī)的發(fā)展潮流，數(shù)字接收機(jī)與模擬接收機(jī)相比在可靠性與靈活性上有較大優(yōu)勢(shì)。國(guó)內(nèi)的民用數(shù)字監(jiān)測(cè)接收機(jī)近年來(lái)發(fā)展較快，但與國(guó)外同類(lèi)產(chǎn)品相比在一些關(guān)鍵性能指標(biāo)上還存在較大差距，此外在產(chǎn)品可靠性與易用性上也有待進(jìn)一步提高。
　　本論文以四川省科技計(jì)劃項(xiàng)目《網(wǎng)絡(luò)化智能無(wú)線頻譜

2、監(jiān)測(cè)偵收系統(tǒng)研制》為依托，對(duì)寬帶數(shù)字監(jiān)測(cè)接收機(jī)系統(tǒng)的軟硬件關(guān)鍵模塊進(jìn)行了深入研究，并初步研制成功了一套寬帶數(shù)字監(jiān)測(cè)接收機(jī)實(shí)驗(yàn)系統(tǒng)。本實(shí)驗(yàn)系統(tǒng)在設(shè)計(jì)性能指標(biāo)上參考了先進(jìn)的德國(guó)R&S公司的全數(shù)字式VHF/UHF接收機(jī)EM550，數(shù)字中頻板采用FPGA和DSP作為主要信號(hào)處理器件的軟件無(wú)線電方式，能夠靈活的實(shí)現(xiàn)多種數(shù)字信號(hào)處理算法。
　　本論文首先介紹了寬帶數(shù)字監(jiān)測(cè)接收機(jī)的發(fā)展動(dòng)態(tài)，然后對(duì)適用于寬帶數(shù)字監(jiān)測(cè)接收機(jī)的數(shù)字下變頻原理以及所涉

3、及的多相濾波、CORDIC、CIC、HB、DA等關(guān)鍵算法進(jìn)行了論述。接著重點(diǎn)介紹了基于FPGA芯片Stratix II EP2S90F780I4設(shè)計(jì)的適用于寬帶數(shù)字監(jiān)測(cè)接收機(jī)設(shè)計(jì)指標(biāo)的變帶寬數(shù)字下變頻器(Variable-Bandwidth Digital Down-Converter,VB-DDC)，并對(duì)其中各子模塊的FPGA設(shè)計(jì)實(shí)現(xiàn)進(jìn)行了詳細(xì)說(shuō)明。該VB-DDC結(jié)合了傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點(diǎn)，實(shí)現(xiàn)了對(duì)輸入中頻信號(hào)的高效

4、高速處理，同時(shí)可以根據(jù)處理信號(hào)帶寬要求，通過(guò)上位機(jī)PC靈活配置寄存器參數(shù)并選擇下變頻器結(jié)構(gòu)為傳統(tǒng)下變頻結(jié)構(gòu)的窄帶DDC或者基于多相濾波結(jié)構(gòu)的寬帶DDC，或者聯(lián)合使用兩種結(jié)構(gòu)。當(dāng)A/D輸出中頻信號(hào)采樣率為100MSPS時(shí)，本論文中FPGA實(shí)現(xiàn)的這種VB-DDC信號(hào)處理帶寬可在40MHz~150Hz的較大范圍內(nèi)靈活配置，輸出基帶信號(hào)數(shù)據(jù)率可在50MSPS~763SPS的范圍內(nèi)變化。最后，通過(guò)軟件仿真和硬件調(diào)試結(jié)果驗(yàn)證了本論文中VB-DDC的