面向物聯(lián)網(wǎng)應(yīng)用的輕量級(jí)AES設(shè)計(jì).pdf

1、高級(jí)加密標(biāo)準(zhǔn)(Advanced Encryption Standard，AES)是對(duì)稱分組加密算法中的一種，在物聯(lián)網(wǎng)發(fā)展日趨深入的背景下，安全SOC芯片的應(yīng)用場景也愈益廣泛。面對(duì)安全SOC芯片資源和性能的平衡問題，低成本低功耗的輕量級(jí)密碼算法的實(shí)現(xiàn)成為主流需求。針對(duì)傳統(tǒng)純硬件實(shí)現(xiàn)的AES算法資源開銷大的問題，本文設(shè)計(jì)改進(jìn)AES算法，提出一種軟硬件協(xié)同操作的輕量級(jí)AES算法實(shí)現(xiàn)方式，同時(shí)改進(jìn)密鑰擴(kuò)展算法以提升其安全性，并將硬件資源復(fù)用于S

2、OC芯片中的安全存儲(chǔ)系統(tǒng)。
　　論文的研究內(nèi)容主要分為以下幾個(gè)方面:
　　1.研究了AES算法的原理，調(diào)研國內(nèi)外密碼學(xué)界針對(duì)AES的研究現(xiàn)狀，并對(duì)AES IP在物聯(lián)網(wǎng)中的各類應(yīng)用展開探討。
　　2.研究SOC芯片中的安全存儲(chǔ)系統(tǒng)的基本原理，并確定其中的數(shù)據(jù)加解密模塊復(fù)用AES模塊硬件資源的可行性。
　　3.分析AES各個(gè)步驟的特性，確定基本實(shí)現(xiàn)架構(gòu)，進(jìn)行軟硬件的劃分以實(shí)現(xiàn)軟硬件協(xié)同操作的實(shí)現(xiàn)方式，采用同步FIFO

3、作為軟硬件交互的接口，改進(jìn)密鑰擴(kuò)展算法以提高其安全性，重構(gòu)運(yùn)算狀態(tài)機(jī)以實(shí)現(xiàn)將硬件資源復(fù)用給SOC芯片的安全存儲(chǔ)系統(tǒng)。
　　4.將硬件實(shí)現(xiàn)的AES IP集成到基于AMBA AHB總線的安全SOC芯片中，搭建驗(yàn)證平臺(tái)，設(shè)計(jì)配套軟件匯編指令并進(jìn)行前端仿真，最終實(shí)現(xiàn)軟硬件協(xié)同工作的、可資源復(fù)用的AES，并進(jìn)行功能的仿真驗(yàn)證和性能的分析。
　　本文所設(shè)計(jì)的AES_128IP支持ECB(Electronic Code Book)和CBC