版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、3.2SSI構(gòu)成的組合邏輯電路的分析和設(shè)計3.2.1組合邏輯電路的分析對一個給定的組合邏輯電路進行分析,就是對電路進行邏輯解析,從而確定它的邏輯功能。通過邏輯分析可以發(fā)現(xiàn)電路原設(shè)計的不足,以便加以改進。1組合邏輯電路的分析步驟對于任何一個組合邏輯電路,分析的基本步驟如下:(1)由給定的邏輯電路逐級寫出各個輸出端的邏輯表達(dá)式,最后得到表示輸出與輸入關(guān)系的邏輯表達(dá)式;(2)化簡和變換邏輯表達(dá)式為最小項表達(dá)式;(3)根據(jù)最小項表達(dá)式,列出真值
2、表;(4)由真值表分析其執(zhí)行的邏輯功能;(5)評價原設(shè)計電路,改進設(shè)計,尋找最佳設(shè)計方案。在實際進行電路分析時,由于電路的形式各種各樣,所以不必拘泥上述步驟,可以略去或顛倒其中的某些步驟。2組合邏輯電路的分析舉例[例321]組合邏輯電路如圖32l所示,試分析該電路的邏輯功能,并指出電路設(shè)計是否合理。解:按照組合邏輯電路的分析步驟進行分析。①由給定的邏輯電路逐級寫出各個輸出端的邏輯表達(dá)式,最后得到表示輸出與輸入關(guān)系的邏輯表達(dá)式。首先在各級
3、門的輸入端和輸出端設(shè)置變量名稱,然后從前向后級逐級寫出各級門的輸出函數(shù)表達(dá)式如下:N=A?BCBM??L=A十B十CP=NC=C(A?B)R=MA=ACB?[例322]試分析圖323所示組合邏輯電路,說明電路的邏輯功能。解:該電路與例32l不同,是多輸出函數(shù)。①由組合邏輯電路寫出各輸出函數(shù)表達(dá)式010AAF?011AAF?012AAF?013AAF?②列真值表真值表如表322所示。由表中可以看出,輸入變量的一組取值,只能使一個輸出端為“
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 組合邏輯電路和時序邏輯電路
- 組合邏輯電路-分析和設(shè)計
- 數(shù)字電路組合邏輯門電路
- 組合邏輯電路的分析和設(shè)計方法
- 門電路和組合邏輯電路
- 組合邏輯電路的設(shè)計
- 數(shù)字電路課程設(shè)計---數(shù)字電子鐘邏輯電路設(shè)計
- 數(shù)字電路課程設(shè)計--數(shù)字電子鐘邏輯電路設(shè)計
- 數(shù)字電路課程設(shè)計---數(shù)字電子鐘邏輯電路設(shè)計
- 門電路和組合邏輯電路二
- 組合邏輯電路和多態(tài)邏輯電路設(shè)計算法研究.pdf
- 組合邏輯電路
- 數(shù)字電路和邏輯設(shè)計基礎(chǔ)含答案
- 數(shù)字電路答案第四章時序邏輯電路
- 數(shù)字電路課程設(shè)計--簡易交通燈控制邏輯電路設(shè)計
- 組合邏輯電路的課程設(shè)計
- 實驗六--組合邏輯電路的分析和設(shè)計及開關(guān)電路設(shè)計
- 數(shù)字邏輯電路.DOC
- 數(shù)字邏輯電路.DOC
- 第11章 集成邏輯門電路和組合邏輯電路
評論
0/150
提交評論