eda多功能彩燈課程設(shè)計

1、<p><b>　　目 錄</b></p><p><b>　　目 錄1</b></p><p>　　第一章 引 言2</p><p>　　1.1 EDA技術(shù)及其發(fā)展2</p><p>　　1.2 EDA技術(shù)的特點和優(yōu)勢2</p><p>　　1

2、.3 EDA技術(shù)的設(shè)計方法3</p><p>　　第二章 彩燈電路控制設(shè)計3</p><p><b>　　2.1設(shè)計要求4</b></p><p>　　第三章.各個模塊的設(shè)計5</p><p>　　3.1 四種分頻的分頻計5</p><p>　　第四章 設(shè)計成果及其實驗結(jié)果10<

3、/p><p>　　4.1實驗電路框圖10</p><p>　　4.2彩燈整體原理圖11</p><p>　　4.3 實驗結(jié)果11</p><p>　　第五章 結(jié)束語11</p><p><b>　　參考文獻12</b></p><p>　　第一章 引 言&l

4、t;/p><p>　　1.1 EDA技術(shù)及其發(fā)展</p><p>　　電子設(shè)計自動化EDA(Electronic Design Automation)技術(shù)的發(fā)展和普及給數(shù)字系統(tǒng)的設(shè)計帶來了革命性的變化。它作為現(xiàn)代電子設(shè)計技術(shù)的核心，依賴于功能強大的計算機，在EDA工具軟件平臺上，對以硬件描述語言HDL(Hardware Description Language)為系統(tǒng)邏輯描述手段完成的設(shè)計文件

5、，自動地完成邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合(布局布線),以及邏輯優(yōu)化和仿真測試等項功能，直至實現(xiàn)既定性能的電子線路系統(tǒng)功能。</p><p>　　EDA技術(shù)在21世紀后，得到更大的發(fā)展，突出表現(xiàn)在以下幾個方面：</p><p>　　?使電子設(shè)計成果以自主知識產(chǎn)權(quán)的方式得以明確表達和確認成 為可能。</p><p>　　?在仿真驗證和設(shè)計兩方面都支持標準硬件

6、描述語言的功能強大的EDA軟件不斷推出。</p><p>　　?電子技術(shù)全方位進入EDA時代，數(shù)字技術(shù)日益成熟，傳統(tǒng)電路系統(tǒng)設(shè)計建模理念也發(fā)生重大的變化：軟件無線電技術(shù)的崛起，模擬電路系統(tǒng)硬件描述語言的表達和設(shè)計的標準化，系統(tǒng)可編程模擬器件的出現(xiàn)，數(shù)字信號處理和圖像處理的全硬件實現(xiàn)方案的普遍接受，軟硬件技術(shù)和功能及其結(jié)構(gòu)的進一步融合等。</p><p>　?、蹺DA使得電子技術(shù)領(lǐng)域各學(xué)科的

7、界限更加模糊，更加互為包容，如模擬與數(shù)字、軟件與硬件、ASIC與FPGA等。</p><p>　?、蒈浻布蘒P核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計應(yīng)用領(lǐng) 域得到進一步確認和廣泛的應(yīng)用。</p><p>　　1.2 EDA技術(shù)的特點和優(yōu)勢</p><p>　　EDA技術(shù)的基本特征是采用高級語言描述，具有系統(tǒng)級仿真和綜合能力。它采用“自頂向下”的設(shè)計方法，與傳統(tǒng)的

8、基于標準邏輯器件的“自底向上”數(shù)字系統(tǒng)設(shè)計方法相比，EDA技術(shù)具有以下特點：</p><p>　　①用軟件的方式設(shè)計硬件。從設(shè)計輸入到下載配置前的整個過程幾乎不涉及硬件，通過軟件方式修改硬件設(shè)計。</p><p>　　②設(shè)計全程，包括電路系統(tǒng)描述、硬件設(shè)計、仿真測試、綜合、調(diào)試、軟件設(shè)計，直至硬件系統(tǒng)都由計算機完成。</p><p>　?、勰繕讼到y(tǒng)可現(xiàn)場編程，在線升

9、級；集成度更高，可構(gòu)建片上系統(tǒng)。</p><p>　?、軐υO(shè)計人員的硬件知識要求低，通過EDA工具，即使設(shè)計人員不熟悉各種半導(dǎo)體工藝，也能完成電子系統(tǒng)的設(shè)計。</p><p>　　它基于芯片，大量使用大規(guī)?？删幊踢壿嬈骷钥s短產(chǎn)品的上市時間，提高產(chǎn)品性能、縮小產(chǎn)品體積、降低產(chǎn)品消耗；它廣泛運用現(xiàn)代計算機技術(shù)，提高電子設(shè)計自動化程度，縮短開發(fā)周期，提高品競爭力。閃爍的彩燈在娛樂場所、餐飲等

10、日常生活環(huán)境中應(yīng)用廣泛，彩燈的亮、滅具有一定的周期和規(guī)律，采用EDA技術(shù)容易設(shè)計和修改其控制電路。</p><p>　　1.3 EDA技術(shù)的設(shè)計方法</p><p>　　EDA技術(shù)是將傳統(tǒng)的搭積木式設(shè)計模式變?yōu)樽皂敹碌脑O(shè)計模</p><p>　　式，設(shè)計人員通過計算機和EDA開發(fā)工具即可設(shè)計和開發(fā)出各種功</p><p>　　能電路。EDA

11、技術(shù)從系統(tǒng)總體出發(fā)，自上而下地逐步細化設(shè)計內(nèi)容，最后完成系統(tǒng)設(shè)計。它包括下面幾個設(shè)計步驟：</p><p>　　1.設(shè)計準備。依據(jù)設(shè)計要求，選取合適的設(shè)計方案和器件類型，對系統(tǒng)功能細化，合理劃分功能模塊，畫出功能框圖。</p><p>　　2.設(shè)計輸入。選取原理圖、硬件描述語言等進行設(shè)計輸入。</p><p>　　3.功能仿真。通過建立波形文件和測試向量，在編譯前對

12、設(shè)計的電路進行邏輯功能驗證，此時的仿真沒有考慮延時信息。</p><p>　　4.設(shè)計處理。編譯軟件將對設(shè)計輸入文件進行邏輯化簡、綜合優(yōu)化、適配和分割、布局布線，最后產(chǎn)生編程文件。</p><p>　　5.時序仿真。考慮延時信息，分析系統(tǒng)和各模塊時序關(guān)系，估計設(shè)計的性能，檢查和消除競爭冒險。</p><p>　　6.器件編程測試。將仿真成功后適配器產(chǎn)生的配置文件通過

13、編程器或下載電纜寫入目標芯片，并對硬件系統(tǒng)進行檢查、測試。</p><p>　　第二章 彩燈電路控制設(shè)計</p><p><b>　　2.1設(shè)計要求</b></p><p>　　基于EDA技術(shù)，利用Alter公司的可編程器件EP1K30TC144-3和MaxplusII軟件平臺，設(shè)計一個多功能彩燈控制電路，控制16個彩燈周期性地自動改變顯示模式

14、并且能夠改變顯示頻率。這里設(shè)用發(fā)光二極管模擬彩燈，用兩個按鍵來控制頻率選擇和亮燈花樣選擇。顯示頻率分設(shè)為時鐘信號的頻率的八分頻、四分頻、二分頻和其本身頻率。</p><p>　　彩燈設(shè)為四組閃爍形式，具體如下：</p><p>　　第一組燈亮默認為從LED0到LED15依次單獨循環(huán)燈亮；</p><p>　　第二組燈亮情況依次為全亮,LED0到LED7這8個彩燈亮,

15、LED0到LED3這4個彩燈亮,LED0到LED1這2個彩燈亮，全不亮,LED0到LED1這2個彩燈亮,LED0到LED3這4個彩燈亮,LED0到LED7這8個彩燈亮,LED0到LED9這10個彩燈亮,LED0到LED11這12個彩燈亮,LED0到LED13這14個彩燈亮,全亮,LED6到LED9這4個彩燈亮,LED5到LED10這6個彩燈亮,LED4到LED11這8個彩燈亮,LED3到LED12這10個彩燈亮.</p>

16、<p>　　第三組燈亮情況依次為：LED0和LED15亮，LED0、LED1和LED15、LED14亮,LED0、LED1、LED2和LED15、LED14、LED13亮,LED0、LED1、LED2、LED3和LED15、LED14、LED13、LED12亮,LED0、LED1、LED2、LED3、LED4和LED15、LED14、LED13、LED12、LED11亮,LED0、LED1、LED2、LED3、LED4、LED

17、5和LED15、LED14、LED13、LED12、LED11、LED10亮,LED0、LED1、LED2、LED3、LED4、LED5、LED6和LED15、LED14、LED13、LED12、LED11、LED10、LED9亮,全亮，LED0、LED1、LED2、LED3、LED4、LED5、LED6和LED15、LED14、LED13、LED12、LED11、LED10、LED9亮，LED0、LED1、LED2、LED3、LED4

18、、LED5和LED15、LED14、LED13、LED12、LED11、LED10亮，LED0、LED1、LED2、LED3、LED4和LED</p><p>　　第四組燈亮情況依次為：LED1、LED3、LED5、LED7、LED9、LED11、LED13、LED15亮，LED0、LED2、LED4、LED6、LED8、LED10、LED12、LED14亮，LED0、LED1、LED4、LED5、LED8、LE

19、D9、LED12、LED13亮，LED2、LED3、LED6、LED7、LED10、LED11、LED14、LED15亮，LED1、LED2、LED3、LED7、LED8、LED9、LED13、LED14、LED15亮，LED4、LED5、LED6、LED7、LED12、LED13、LED14、LED15亮，LED0、LED1、LED2、LED3、LED8、LED9、LED10、LED11亮，LED15和LED7不亮其它亮，LED15、

20、LED14和LED8、LED7不亮其它亮，LED15、LED14、LED13和LED7、LED6、LED5不亮其它亮，LED15、LED14、LED13、LED12和LED7、LED6、LED5、LED4不亮其它亮。</p><p><b>　　2.2設(shè)計思路</b></p><p>　　彩燈燈亮的的秩序可以通過在對時鐘脈沖計數(shù)控制，用十六進制計數(shù)器循環(huán)計數(shù)，來讓某一

21、個燈在某個瞬間亮，然后再通過外部按鍵來控制選擇第幾組的燈亮情況，用另一個按鍵來控制選擇燈閃爍的頻率快慢。用記數(shù)器的輸出依次訪問存儲器的各地址單元，將存儲的彩燈控制信息通過數(shù)據(jù)總線依次輸出，控制彩燈周期性有序變化。整個系統(tǒng)大體上分為三個部分，即可以實現(xiàn)四種分頻的頻率計、四選一多路選擇器、控制彩燈顯示的十六進制計數(shù)器。多功能彩燈設(shè)計需要先把各個小部分用VHDL語言編寫，然后再畫原理圖調(diào)出各個部分，再連接好電路，編譯成功后，將各個管腳與實驗箱

22、上的對應(yīng)管腳鎖定，確認無誤后，再將實驗圖裝入實驗箱，查看彩燈顯示結(jié)果。</p><p>　　第三章.各個模塊的設(shè)計</p><p>　　3.1 四種分頻的分頻計</p><p><b>　?、臯HDL語言</b></p><p>　　LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;<

23、;/p><p>　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY FENPIN IS</p><p>　　PORT( CLK :IN STD_LOGIC; a,b,c,d:OUT STD_LOGIC);END;</p><p>　　ARCHITECTURE bhv OF FENPIN IS </p><p>　　

24、SIGNAL CLK2,CLK4,CLK8:STD_LOGIC; BEGIN</p><p>　　U1: PROCESS(CLK) BEGIN IF CLK'EVENT AND CLK='1' THEN CLK2 <= NOT CLK2; END IF; END PROCESS; ---二分頻</p><p>　　U2: PROCESS(CLK

25、2) BEGIN </p><p>　　IF CLK2'EVENT AND CLK2='1' THEN </p><p>　　CLK4 <= NOT CLK4; END IF; END PROCESS; ---四分頻</p><p>　　U3: PROCESS(CLK4) BEGIN </p><p>

26、;　　IF CLK4'EVENT AND CLK4='1' THEN </p><p>　　CLK8 <= NOT CLK8; END IF; END PROCESS; ---八分頻</p><p>　　a <= CLK8; b <= CLK4; c <= CLK2;d <=CLK; END bhv;</p>&l

27、t;p><b>　?、茣r序仿真圖</b></p><p>　　在時鐘上升沿的時候開始實現(xiàn)分頻，d是直接時鐘輸出，c是二 分頻輸出，b是四分頻輸出，a是八分頻輸出。</p><p><b>　?、窃韴D</b></p><p>　　外接時鐘信號輸入，四種頻率輸出，A端八分頻輸出，B端四分頻輸出，

28、C端二分頻輸出，D端原信號輸出。</p><p>　　3.2四選一多路選擇器</p><p><b>　　⑴VHDL語言</b></p><p>　　LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;</p><p>　　ENTITY mux41a IS PORT (a,b,c,d:IN

29、 STD_LOGIC;</p><p>　　S:IN STD_LOGIC_VECTOR(3 DOWNTO 0);</p><p>　　Y:OUT STD_LOGIC );END ENTITY mux41a; </p><p>　　ARCHITECTURE bhv OF mux41a IS</p><p>　　BEGIN PROCESS(a

30、,b,c,d,s) BEGIN </p><p>　　IF s="0000" THEN Y <= a;--控制信號輸入0，輸出狀態(tài)為a</p><p>　　ELSIF s="0001" THEN Y <= b; --控制信號輸入1，輸出狀態(tài)為b</p><p>　　ELSIF s="0010"

31、 THEN Y <= c;--控制信號輸入2，輸出狀態(tài)為c</p><p>　　ELSE Y <= d; --控制信號輸入其它，輸出狀態(tài)為d</p><p>　　END IF;END PROCESS;END ARCHITECTURE bhv;</p><p><b>　?、茣r序仿真圖</b></p><p>

32、　　當S為“0000”時，輸出狀態(tài)為a，當S為“0001”時，輸出狀態(tài)為b，當S為“0010”時，輸出狀態(tài)為c，當S為其它時，輸出狀態(tài)</p><p><b>　　⑶原理圖</b></p><p>　　通過S來選擇輸入信號的頻率，S接實驗箱上的鍵1。

33、 </p><p>　　3.3 控制彩燈顯示花樣的綜合十六進制計數(shù)器</p><p><b>　?、臯HDL語言</b></p><p>　　LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;</p><p>　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY

34、 CUNT16 IS</p><p>　　PORT( CLK: IN STD_LOGIC;</p><p>　　K2:IN STD_LOGIC_VECTOR(3 DOWNTO 0);</p><p>　　LED: OUT STD_LOGIC_VECTOR(15 DOWNTO 0));</p><p>　　END CUNT16;</p&

35、gt;<p>　　ARCHITECTURE behav OF CUNT16 IS</p><p>　　SIGNAL LED1:STD_LOGIC_VECTOR(15 DOWNTO 0);</p><p>　　SIGNAL LED2:STD_LOGIC_VECTOR(15 downto 0);</p><p>　　SIGNAL LED3:STD_LOGI

36、C_VECTOR(15 downto 0);</p><p>　　SIGNAL LED4:STD_LOGIC_VECTOR(15 downto 0);</p><p>　　BEGIN PROCESS(K2) BEGIN IF K2="0000" </p><p>　　THEN LED<=LED1;ELSIF K2="0001&q

37、uot; THEN LED<=LED2;</p><p>　　ELSIF K2="0010" THEN LED<=LED3;ELSIF K2="0011" THEN LED<=LED4;ELSE NULL;</p><p>　　END IF;END PROCESS;----K2控制選擇彩燈顯示花樣</p><p&

38、gt;　　PROCESS(CLK) VARIABLE QQ:STD_LOGIC_VECTOR(3 downto 0); BEGIN IF CLK'EVENT AND CLK='1'THEN IF QQ<15 THEN QQ:=QQ+1;ELSE QQ:="0000"; END IF; END IF;CASE QQ IS </p><p>　　when"

39、;0000"=>LED1<="0000000000000001";when"0001"=>LED1<="0000000000000010";when"0010"=>LED1<="0000000000000100";when"0011"=>LED1<="

40、0000000000001000";when"0100"=>LED1<="0000000000010000";when"0101"=>LED1<="0000000000100000";when"0110"=>LED1<="0000000001000000";when&quo

41、t;0111"=>LED1<="0000000010000000";when"1000"=>LED1<="0000000100000000";when"1001"=>LED1<="0000001000000000";when"1010"=>LED1<="

42、;0000010000000000";when"1011"=>LED1<="0000100000000000";when"1100"=>LED1<="0001000000000000";when"1101"=>LED1<="</p><p>　　PROCESS

43、(CLK) VARIABLE QQ:STD_LOGIC_VECTOR(3 downto 0); BEGIN IF CLK'EVENT AND CLK='1'THEN </p><p>　　IF QQ<15 THEN QQ:= QQ + 1;</p><p>　　ELSE QQ:="0000"; END IF; END IF;CASE

44、QQ IS</p><p>　　when"0000"=>LED2<="1111111111111111";when"0001"=>LED2<="0000000011111111";when"0010"=>LED2<="0000000000001111"; wh

45、en"0011"=>LED2<="0000000000000011";when"0100"=>LED2<="0000000000000000";when"0101"=>LED2<="0000000000000011";when"0110=>LED2<="

46、;0000000000001111";when"0111"=>LED2<="0000000011111111";when"1000"=>LED2<="0000001111111111";when"1001"=>LED2<="0000111111111111";when&qu

47、ot;1010"=>LED2<="0011111111111111";when"1011"=>LED2<="1111111111111111";when"1100"=>LED2<="0000001111000000";when"1101"=>LED2<=&quo

48、t;</p><p>　　END PROCESS;---第二種花樣</p><p>　　PROCESS(CLK)</p><p>　　VARIABLE QQ:STD_LOGIC_VECTOR(3 downto 0);BEGIN</p><p>　　IF CLK'EVENT AND CLK='1'THEN </p&

49、gt;<p>　　IF QQ<15 THEN QQ := QQ + 1;</p><p>　　ELSE QQ:="0000";END IF; END IF;CASE QQ IS</p><p>　　when"0000"=>LED3<="1000000000000001";when"0001

50、"=>LED3<="1100000000000011";when"0010"=>LED3<="1110000000000111";</p><p>　　when"0011"=>LED3<="1111000000001111";when"0100"=&

51、gt;LED3<="1111100000011111";when"0101"=>LED3<="1111110000111111";when"0110"=>LED3<="1111111001111111";when"0111"=>LED3<="1111111111111

52、111";when"1000"=>LED3<="1111111001111111";when"1001"=>LED3<="1111110000111111";when"1010"=>LED3<="1111100000011111";when"1011"=

53、>LED3<="1111000000001111";when"1100"=>LED3<="1110000000000111";when"1101"=>LED3<="1100000000000011";when"1110"=>LED3<="100000000000

54、0001";when"1111"=>LED3<="1100110011001100";when others=>NULL;E</p><p>　　PROCESS(CLK) VARIABLE QQ:STD_LOGIC_VECTOR(3 downto 0);</p><p>　　BEGIN IF CLK'EVENT A

55、ND CLK='1'THEN IF QQ<15 THEN QQ := QQ + 1;</p><p>　　ELSE QQ:="0000";END IF; END IF;CASE QQ IS</p><p>　　when"0000"=>LED4<="1010101010101010";when&qu

56、ot;0001"=>LED4<="0101010101010101";when"0010"=>LED4<="0011001100110011";</p><p>　　when"0011"=>LED4<="1100110011001100";when"0100&

57、quot;=>LED4<="1110001110001110";when"0101"=>LED4<="1111000011110000";when"0110"=>LED4<="0000111100001111";when"0111"=>LED4<="011111

58、1101111111";when"1000"=>LED4<="0011111001111111";when"1001"=>LED4<="0001111100011111";when"1010"=>LED4<="0000111100001111";when"1011

59、"=>LED4<="0001111111111000";when"1100"=>LED4<="0000111111110000";when"1101"=>LED4<="0001111111111000";when"1110"=>LED4<="11111

60、00001111101";when"1111"=>LED4<="1000001111111100";when others=>NULL;E</p><p><b>　　⑵時序仿真圖</b></p><p>　　K2控制LED的顯示，四種花樣。</p><p><b>

61、　?、窃韴D</b></p><p>　　K2外接鍵2，CLK接四選一多路選擇器，LED【15..0】直接輸出。</p><p>　　第四章 設(shè)計成果及其實驗結(jié)果</p><p><b>　　4.1實驗電路框圖</b></p><p>　　鍵1控制彩燈顯示頻率，接到芯片管腳PIO0--PIO3。鍵2控制彩燈變

62、換花樣接到芯片管腳PIO7--PIO4。D1到D16為顯示彩燈，接到芯片PIN32--39。</p><p>　　4.2彩燈整體原理圖</p><p>　　將彩燈原理圖裝入實驗箱前，鎖定管腳，外部時鐘信號最好與芯片126管腳鎖定，那樣將易于觀察彩燈變化快慢。輸入引腳S[3..0]（即鍵1）依次與該芯片的12、10、9、8管腳鎖定，K2[3..0]（即鍵2）依次與芯片上的19、18、17、1

63、3管腳鎖定。彩燈LED[15..0]依次與芯片上的29、28、27、26、23、22、21、20、86、83、82、81、80、79、78、73管腳鎖定。然后再將原理圖裝入實驗箱，通過鍵1和鍵2進行操作，觀察彩燈變化情形。</p><p><b>　　4.3 實驗結(jié)果</b></p><p><b>　　第五章 結(jié)束語</b></p>

64、;<p>　　本文設(shè)計了一個多功能彩燈控制電路實現(xiàn)16路燈各種分頻輸出及四種花樣組合輸出。在本課程的設(shè)計過程中，靈活地運用了計數(shù)器、分頻計和多路選擇器。在匯編VHDL語言時，也靈活地運用了CASE語句，對VHDL語言也加深了理解和熟練應(yīng)用。VHDL最初用于標準文檔的建立和電路功能模擬，后來作為系統(tǒng)模擬建模工具，還可以作為電路系統(tǒng)的設(shè)計工具，通過軟件工具將VHDL源碼自動轉(zhuǎn)化為文本方式表達的基本邏輯原件連接圖。它具有與具體硬

65、件電路無關(guān)和與設(shè)計平臺無關(guān)的特性，它通過EDA工具自動語法檢查，排除許多設(shè)計中的疏忽，還有很好的行為級描述能力和一定的系統(tǒng)級描述能力。EDA技術(shù)通過軟件方式設(shè)計與測試數(shù)字系統(tǒng)，體現(xiàn)了硬件設(shè)計向軟件化方向發(fā)展的新趨勢。這種數(shù)字系統(tǒng)設(shè)計技術(shù)采用自頂向下的模塊化設(shè)計方法，使系統(tǒng)的功能修改及調(diào)試方便，大大節(jié)約了設(shè)計和開發(fā)成本。隨著計算機技術(shù)和微電子技術(shù)的快速發(fā)展，EDA技術(shù)在現(xiàn)代數(shù)字系統(tǒng)設(shè)計中必然將發(fā)揮更加重要的作用。</p>&

66、lt;p><b>　　參考文獻</b></p><p>　　[1]譚會生,張昌凡.EDA技術(shù)及應(yīng)用第二版[M].西安:西安電子科技大</p><p>　　學(xué)出版社,2006:1-3.</p><p>　　[2]崔葛瑾.基于FPGA的數(shù)字電路系統(tǒng)設(shè)計[M].西安:西安電子科技大</p><p>　　學(xué)出版社,2008

67、:8-10.</p><p>　　[3]丁文霞.EDA技術(shù)在現(xiàn)代數(shù)字系統(tǒng)中的應(yīng)用[ J ] .電子技術(shù)應(yīng)</p><p>　　用,2000(11):29-31.</p><p>　　[4]康華光,皺壽彬,秦臻.電子技術(shù)基礎(chǔ)(數(shù)字部分)第五版[M].北京:高</p><p>　　等教育出版社,2006:296-298.</p>&

68、lt;p>　　[5]姜雪松,劉東升.硬件描述語言VHDL教程(應(yīng)用篇)[M].西安:西安</p><p>　　交通大學(xué)大學(xué)出版社,2004:414-415.</p><p>　　[6]崔葛瑾,沈利芳,李偉民.基于FPGA的數(shù)字電路系統(tǒng)設(shè)計[M].西安:</p><p>　　西安電子科技大學(xué)出版社,2008:95.</p><p>　　[