10位40MSPS流水線ADC的研究和實現.pdf

1、片上系統(SOC)需要在單個硅片上實現數模混和集成。與數字電路工藝兼容的、功耗面積等指標優(yōu)化的高性能模數轉換器(ADC)是SOC中非常重要的單元。因此，基于標準CMOS工藝，通過結構研究來提高速度和分辨率、優(yōu)化功耗和面積等指標，是ADC的重要研究方向之一。 本文研究和設計了一個運放共享式低功耗CMOS流水線ADC，該流水線ADC的關鍵模塊包括采樣保持電路、級間增益電路、子ADC、時鐘產生電路和數字校正電路。綜合考慮流水線ADC的

2、性能要求和速度、功耗、面積。該流水線式ADC的采樣保持電路采用Flip-around結構以減少功耗；前8級每級1.5位，最后一級為2位的并行flash ADC，并采用數字校正技術對級電路的誤差進行校正，最終以達到10位的精度；為了達到系統低功耗的要求，該流水線ADC采用了運放共享技術和逐級縮小技術。在采樣保持電路和級間增益放大電路中，采用增益提高型運算放大器，以保證開關電容電路處理信號的精度和速度。在比較器設計時，采用了前置放大器加動態(tài)