鍺硅異質(zhì)結(jié)晶體管的工藝集成設(shè)計.pdf

1、隨著現(xiàn)今通信技術(shù)的迅猛發(fā)展，對半導體各類器件的要求日益增高，而且由于現(xiàn)今通信技術(shù)對高頻帶下高性能以及低成本的射頻(RF)組件的需求，以及這些性能上全新且更具挑戰(zhàn)的要求，很多傳統(tǒng)的Si材料器件已經(jīng)無法滿足和適應(yīng)。為了與傳統(tǒng)的Si工藝兼容，降低制造成本，并且適應(yīng)對器件低成本高性能的追求，SiGe/Si器件被提出并逐漸實現(xiàn)量產(chǎn)。由于SiGe異質(zhì)結(jié)雙極型器件既能像GaAs器件一樣滿足射頻器件對高性能要求，又可以與Si工藝兼容且具有低成本的優(yōu)點，

2、已經(jīng)迅速成為國內(nèi)和國外相關(guān)領(lǐng)域研究熱點之一。
　　本論文與擁有較成熟的鍺硅Bi CMOS工藝流程和技術(shù)的海外半導體公司合作，開發(fā)設(shè)計出可量產(chǎn)的0.35μm SiGe BiCMOS工藝流程，并開發(fā)設(shè)計出先進的半導體器件結(jié)構(gòu)。該工藝和流程基于N型的外延制備襯底、先進的深溝隔離、SiGe外延基極和多晶硅發(fā)射極，采用集電區(qū)選擇性注入和砷共注式多晶硅發(fā)射極，能大幅度提高器件性能和工藝可實現(xiàn)性。考慮到與Si CMOS器件結(jié)構(gòu)的兼容，將CMOS

3、柵氧層、多晶硅柵和SiGe HBT外基區(qū)有效結(jié)合，減少了工藝步驟，提高了工藝集成度。
　　如何提高SiGe異質(zhì)結(jié)雙極型晶體管(SiGe HBT)性能是本論文研究的重點，而且重點分析的是通過工藝集成的優(yōu)化設(shè)計來進行器件性能上的提升。通過詳細的理論分析和精確的實驗測試數(shù)據(jù)，提出了SiGe HBT優(yōu)化設(shè)計方案，這方案是基于0.35μm SiGe BiCMOS工藝流程的。主要包括:(1)增加和提高SiGe HBT晶體管電流增益線性度的優(yōu)化