64位RISC CPU的cache設計.pdf_第1頁
已閱讀1頁，還剩55頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、該文主要介紹了國內第一枚64位RISC CPU--VEGA的cache特性及設計.首先介紹了RISC CPU的主要特點,與CISC架構不同的是RISC架構采用的是使用率較高的指令,而且所有指令長度一致,這樣非常有利于軟件硬件同時發(fā)展,因而RISC架構應用越來越廣泛.為了提高運行速度,RISC架構主要采用了兩種方法：流水線及快速緩存（cache）.五級流水線使得每條指令的平均執(zhí)行周期縮短至一至兩個周期,而cache的存在減少了內存的存取頻

2、率,補充了內存存取速度慢的不足,進而提高運行速度.作者參與開發(fā)的cache采用哈佛結構--兩個分離的片內cache：指令cache和數(shù)據(jù)cache,在cache與內存之間還有write buffer用于兩者之間數(shù)據(jù)緩存,以保證cache與主內存之間內容的一直性.指令cache大小為16Kbytes,數(shù)據(jù)cache大小為8Kbytes,兩者都是直接映射,由虛擬地址索引,物理地址與cache tag相比較來確定cache line的hit/

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論