基于FPGA的可變點FFT處理器的設(shè)計與實現(xiàn).pdf

1、快速傅立葉變換（FFT）是離散傅立葉變換（DFT）的一種快速算法，是數(shù)字信號處理的核心技術(shù)之一，現(xiàn)已廣泛應(yīng)用于語音、音頻、圖像處理、信息系統(tǒng)、控制和儀表、地質(zhì)勘探、航空航天、生物醫(yī)學(xué)設(shè)計等領(lǐng)域。不同的應(yīng)用場合，需要不同性能的FFT處理器，特別是具有下一代移動通信（4G）背景的基于可變點FFT的OFDM和OFDMA技術(shù)的出現(xiàn)，使可變點FFT處理器的研究具有重要的現(xiàn)實意義。 本文基于FPGA采用基-16和基-2/4/8按頻率混合抽選

2、的混合基算法，設(shè)計實現(xiàn)了可交點的FFT處理器。本設(shè)計具有如下特點：其一采用兩級基-4蝶形運算單元優(yōu)化實現(xiàn)了基-16蝶形運算單元，解決了直接將基-16蝶形運算公式轉(zhuǎn)化到硬件中結(jié)構(gòu)復(fù)雜和占用硬件過多的問題；其二采用一級基-4蝶形運算單元和一級基-2蝶形運算單元，實現(xiàn)了可變基-r蝶形運算單元（r=2，4，8）；其三根據(jù)不同點數(shù)的FFT計算特點，通過不同初始值、步長、按規(guī)律排列的計數(shù)器設(shè)計實現(xiàn)了可變點FFT處理器中的地址發(fā)生及控制單元；其四在F

3、FT處理器中利用級聯(lián)處理結(jié)構(gòu)和模塊化的思想，采用高效復(fù)數(shù)乘法器和乒乓結(jié)構(gòu)RAM，提高了處理速度并實現(xiàn)了FFT處理器運算的點數(shù)可變。本設(shè)計以FPGA芯片CycloneⅡEP2C50U484C8為硬件平臺，以QuartusⅡ為軟件平臺，利用VHDL硬件描述語言，實現(xiàn)了能夠滿足IEEE802.16e OFDMA系統(tǒng)中FFT變換點數(shù)分別為128、512、1024和2048的四種要求的可變點的FFT處理器。對所設(shè)計的FFT處理器用QuartusⅡ