1024點(diǎn)復(fù)數(shù)專用FFT處理器的ASIC實(shí)現(xiàn).pdf

1、隨著數(shù)字電子技術(shù)和集成電路設(shè)計(jì)制造技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理已廣泛應(yīng)用于雷達(dá)、通信、圖像處理和多媒體等領(lǐng)域中。離散傅立葉變換(DFT)作為數(shù)字信號(hào)處理中的基本運(yùn)算，發(fā)揮著重要作用。特別是快速傅立葉變換(FFT)算法的提出，使離散傅立葉變換的運(yùn)算量減小了幾個(gè)數(shù)量級(jí)，使得數(shù)字信號(hào)處理的實(shí)現(xiàn)和應(yīng)用變得更加容易。快速傅里葉變換(FFT)及其實(shí)現(xiàn)已成為現(xiàn)代數(shù)字信號(hào)處理的核心技術(shù)之一，因此對(duì)FFT算法及其實(shí)現(xiàn)方法的研究具有很強(qiáng)的理論和現(xiàn)實(shí)意義。

2、 本文主要探討FFT處理器的ASIC的實(shí)現(xiàn)。首先詳細(xì)闡述了數(shù)字信號(hào)處理理論中快速傅立葉變換的理論基礎(chǔ)，根據(jù)各種不同基算法的運(yùn)算量和控制復(fù)雜度，選定按時(shí)間抽取的基4算法實(shí)現(xiàn)芯片設(shè)計(jì)。在此基礎(chǔ)上，結(jié)合蝶形運(yùn)算流圖討論了FFT處理器的幾種不同的硬件結(jié)構(gòu)：順序結(jié)構(gòu)、流水結(jié)構(gòu)、并行結(jié)構(gòu)、陣列結(jié)構(gòu)，綜合系統(tǒng)性能和硬件資源選取了順序處理雙RAM結(jié)構(gòu)實(shí)現(xiàn)。 在電路結(jié)構(gòu)方面，采用CORDIC算法設(shè)計(jì)實(shí)現(xiàn)了蝶形運(yùn)算單元中的旋轉(zhuǎn)因子乘法器，并使

3、用CSD編碼和Wallace Tree加法器實(shí)現(xiàn)了COR：DIC單元中的常系數(shù)乘法器，從而減小關(guān)鍵路徑延時(shí)，提高了蝶形運(yùn)算單元的速度，降低了運(yùn)算復(fù)雜度。同時(shí)結(jié)合基4 FFT運(yùn)算特點(diǎn)和蝶形運(yùn)算流圖設(shè)計(jì)了FFT運(yùn)算中的RAM地址發(fā)生器、ROM地址發(fā)生器設(shè)計(jì)和控制邏輯。 本設(shè)計(jì)采用Synopsys推薦的ASIC設(shè)計(jì)流程，使用業(yè)界最先進(jìn)的IC設(shè)計(jì)工具完成算法驗(yàn)證、RTL編碼、功能仿真、邏輯綜合、靜態(tài)時(shí)序分析、自動(dòng)布局布線、版圖物理驗(yàn)證、

4、寄生參數(shù)提取和后仿真，后仿真結(jié)果表明電路達(dá)到了高速高性能的設(shè)計(jì)要求。 基于0．18/tm CMOS工藝，本文設(shè)計(jì)了一款1024點(diǎn)復(fù)數(shù)的專用FFT芯片，設(shè)計(jì)完成的芯片已使用中芯國(guó)際工藝線流片，提交流片的芯片版圖尺寸是2．65×2．62mm<'2>，電路規(guī)模約18．5萬門(等效與非門，相當(dāng)于74萬只晶體管)。使用本芯片完成1024：點(diǎn)復(fù)數(shù)FFT運(yùn)算需要5127個(gè)時(shí)鐘周期。在200MHz的時(shí)鐘頻率下，完成一組數(shù)據(jù)FFT運(yùn)算只需25．6