已閱讀1頁，還剩68頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、波束形成是陣列信號處理過程的一個重要步驟,通過對接收的陣列數(shù)據(jù)進行線性組合處理得到指向某個方向的最大波束輸出。波束形成器的性能對聲納、雷達等系統(tǒng)定位精度、處理能力和抗干擾能力等具有關(guān)鍵作用。本論文針對成像聲納系統(tǒng)中波束形成器的關(guān)鍵部件——FFT處理器的功能特性,深入分析了FFT算法流程,引入CORDIC算法簡化復(fù)數(shù)乘法操作,基于FPGA平臺設(shè)計實現(xiàn)了FFT處理器。經(jīng)過時序仿真和硬件測試,運行速度達到90MHz,處理速度快,運算精度高,滿
2、足了成像聲納系統(tǒng)的需求。
論文分析了CORDIC算法及基2、基4時域FFT算法的基本原理和流程。將CORDIC算法和基4時域FFT算法結(jié)合起來,采用流水線技術(shù),設(shè)計并實現(xiàn)了基于CORDIC的FFT處理器。該FFT處理器使用5級蝶形算法,各級蝶形算法之間構(gòu)成流水線結(jié)構(gòu),能夠完成1024點的FFT運算。
為了滿足成像聲納系統(tǒng)可靠性需求,應(yīng)用基于VMM的功能驗證技術(shù),搭建分層次、可重用、自動化的功能驗證平臺。對所設(shè)計的FF
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA與流水線CORDIC算法的FFT處理器的實現(xiàn).pdf
- 基于FPGA的FFT處理器的設(shè)計.pdf
- FFT處理器的FPGA設(shè)計.pdf
- FFT處理器的設(shè)計與實現(xiàn).pdf
- 基于FPGA的FFT處理器研究與設(shè)計.pdf
- 基于FPGA的FFT處理器的實現(xiàn).pdf
- 浮點FFT處理器IP設(shè)計.pdf
- 基于FPGA的FFT處理器的設(shè)計與優(yōu)化.pdf
- 塊浮點FFT處理器系統(tǒng)的設(shè)計.pdf
- 并行FFT處理器的設(shè)計與實現(xiàn).pdf
- 基于FPGA的FFT信號處理器的設(shè)計與實現(xiàn).pdf
- 協(xié)處理器版圖設(shè)計及驗證.pdf
- 基于FPGA的網(wǎng)絡(luò)協(xié)議處理器設(shè)計及驗證.pdf
- 基于FPGA的可變點FFT處理器的設(shè)計與實現(xiàn).pdf
- FFT處理器設(shè)計及其應(yīng)用研究.pdf
- OFDM調(diào)制中高速FFT處理器設(shè)計.pdf
- 基于SoC的實時成像系統(tǒng)中FFT處理器的設(shè)計.pdf
- 基于FPGA的FFT信號處理器的硬件實現(xiàn).pdf
- 網(wǎng)絡(luò)處理器驗證平臺的設(shè)計.pdf
- 基于FPGA的FFT數(shù)字處理器的硬件實現(xiàn).pdf
評論
0/150
提交評論