基于RISC架構(gòu)的多線程微處理器設(shè)計(jì)及驗(yàn)證.pdf

1、分類號(hào)UDC密級(jí)學(xué)號(hào)專業(yè)專業(yè)學(xué)位論文學(xué)位論文（工程碩士）（工程碩士）基于基于RISCRISC架構(gòu)的多線程微處理器架構(gòu)的多線程微處理器設(shè)計(jì)及驗(yàn)證設(shè)計(jì)及驗(yàn)證劉文凱劉文凱工程領(lǐng)域：域：集成電路工程集成電路工程指導(dǎo)教師：師：?jiǎn)淌澜軉淌澜芨苯淌诟苯淌谔餄商餄筛呒?jí)工程師高級(jí)工程師申請(qǐng)日期：期：2016年6月摘要I論文題目：論文題目：基于基于RISCRISC架構(gòu)的多線程微處理器設(shè)計(jì)及驗(yàn)證架構(gòu)的多線程微處理器設(shè)計(jì)及驗(yàn)證工程領(lǐng)域工程領(lǐng)域：集成電路工程集成

2、電路工程研究生：劉文凱劉文凱簽名：名：指導(dǎo)教師：指導(dǎo)教師：?jiǎn)淌澜軉淌澜芨苯淌诟苯淌诤灻好禾餄商餄筛呒?jí)工程師高級(jí)工程師簽名：名：摘要微處理器的硬件多線程架構(gòu)是計(jì)算機(jī)體系結(jié)構(gòu)中一種重要的線程級(jí)并行方式，其以增加少量邏輯資源為代價(jià)，將單核映射為多個(gè)邏輯核，使處理器可以同時(shí)執(zhí)行多個(gè)線程的指令。本文基于MIPS32指令集，設(shè)計(jì)了單核微處理器，在此基礎(chǔ)上設(shè)置多個(gè)線程上下文環(huán)境以及共享流水線，將單核映射為四個(gè)邏輯核，使多個(gè)線程的指令可以在處理器內(nèi)

3、部交叉執(zhí)行。本文在對(duì)同時(shí)多線程結(jié)構(gòu)深入研究與總結(jié)的基礎(chǔ)之上，設(shè)計(jì)了一個(gè)適用于RISC處理器核心的多線程微結(jié)構(gòu)，用硬件實(shí)現(xiàn)可以同時(shí)運(yùn)行四個(gè)線程指令的設(shè)計(jì)目標(biāo)，處理器取指部件設(shè)計(jì)四個(gè)程序計(jì)數(shù)器，通過(guò)線程控制器完成各個(gè)線程的取指切換，每個(gè)線程擁有獨(dú)立的通用寄存器文件，設(shè)計(jì)多線程流水線寄存器用于保存當(dāng)前周期各線程的執(zhí)行結(jié)果，設(shè)計(jì)協(xié)處理單元以實(shí)現(xiàn)其精確異常處理，多線程流水級(jí)執(zhí)行部件中的譯碼器、功能部件ALU和訪存控制器采用共享方式，處理器所有模塊

4、均使用Verilog硬件描述語(yǔ)言設(shè)計(jì)完成。針對(duì)多線程軟核微處理器構(gòu)建測(cè)試用例，完成了指令功能與系統(tǒng)功能的定向測(cè)試，并且搭建基于UVM驗(yàn)證方法學(xué)的SystemVerilog驗(yàn)證平臺(tái)進(jìn)行大規(guī)模隨機(jī)驗(yàn)證，構(gòu)造覆蓋點(diǎn)數(shù)據(jù)完成了功能覆蓋率統(tǒng)計(jì)分析。該硬件多線程微處理器內(nèi)核在TSMC40nm工藝下使用DesignCompiler完成邏輯綜合，其運(yùn)行時(shí)鐘頻率達(dá)到550MHz，同時(shí)運(yùn)行四個(gè)線程的指令使處理器的吞吐率和并行度大幅度提升。關(guān)鍵詞關(guān)鍵詞：MI